用于优化集成电路设计的系统和方法

发明专利有效专利

申请号：
CN202110227800.7
IPC分类号：G06F30/32G06F30/392
申请日期：
2021-03-01
申请人：
台湾积体电路制造股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于优化集成电路设计的系统和方法
申请号	CN202110227800.7	申请日期	2021-03-01
法律状态	实质审查	申报国家	中国
公开/公告日	2021-09-07	公开/公告号	CN113361219A
优先权	暂无	优先权号	暂无
主分类号	G06F30/32	IPC分类号	G06F30/32;G06F30/392查看分类表>
申请人	台湾积体电路制造股份有限公司	申请人地址	中国台*** 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	台湾积体电路制造股份有限公司	当前权利人	台湾积体电路制造股份有限公司
发明人	古鲁·普拉萨德;少骏·库玛
代理机构	北京德恒律治知识产权代理有限公司	代理人	章社杲;李伟

摘要

本发明的实施例提供了一种优化集成电路设计的系统和方法，包括具有多个输入和输出存储元件(诸如触发器、锁存器等)的标准单元，这些元件之间具有互连的某种组合逻辑。在实施例中，输入触发器上的从锁存器被组合逻辑的下游节点处的较少数量的锁存器替换，从而改进了性能、面积和功率，同时保持了标准单元的接口引脚处的功能。还描述了根据设计的行为描述，诸如RTL，推断这种标准单元的过程，或者将等效子电路从网表重新映射到该标准单元的过程。本发明的实施例还提供了一种用单元库进行编码的计算机可读介质。