一种RFID读写器的接收端电路

1.一种RFID读写器的接收端电路，其特征在于：包括用于将采集时钟信号转换成与采集时钟信号频率相同并且相位差为83°～98°的第一时钟信号和第二时钟信号的分相单元，以及用于根据输入的射频信号的相位使第一时钟信号和第二时钟信号同步进行相位延迟，并当由第二时钟信号相位延迟后得到的第四时钟信号与射频信号的相位差为0°～
8°时，则将由第一时钟信号相位延迟后得到的第三时钟信号输出的相移单元；
所述分相单元的第一输出端与相移单元的第一输入端连接，所述分相单元的第二输出端与相移单元的第二输入端连接，所述相移单元的输出端依次连接有去载波单元和模数转换单元。
2.根据权利要求1所述一种RFID读写器的接收端电路，其特征在于：所述的分相单元包括第一数控模块和第一反相器（1），所述第一反相器（1）的输出端分别连接有第二反相器（2）和第三反相器（3），所述第二反相器（2）的输出端作为分相单元的第一输出端，所述第三反相器（3）的输出端连接有第四反相器（4），所述的第四反相器（4）的输出端分别连接有n个分相支路；
每个分相支路均包括传输门以及与传输门输出端连接的反相器，而每个分相支路的传输门的信号输入端均与第四反相器（4）的输出端连接，所述第一数控模块的n个输出端分别与n个分相支路的传输门的控制输入端一一对应连接；
相邻两个分相支路中前一个分相支路的反相器的输出端与后一个分相支路的反相器的输入端连接，而最后一个分相支路的反相器的输出端作为分相单元的第二输出端；
所述第二反相器（2）的输出端与相移单元的第一输入端连接，所述最后一个分相支路的反相器的输出端与相移单元的第二输入端连接。
3.根据权利要求1所述一种RFID读写器的接收端电路，其特征在于：所述相移单元包括鉴频鉴相器，所述鉴频鉴相器的输入端包括第一输入端以及用于接入射频信号的第二输入端，所述鉴频鉴相器的输出端连接有第二数控模块，所述第二数控模块的输出端分别连接有用于对第一时钟信号进行相位延迟的第一延迟线模块以及用于对第二时钟信号进行相位延迟的第二延迟线模块，所述第一延迟线模块的输出端作为相移单元的输出端，所述第二延迟线模块的输出端与鉴频鉴相器的第一输入端连接；
所述分相单元的第一输出端与第一延迟线模块的输入端连接，所述分相单元的第二输出端与第二延迟线模块的输入端连接，所述第一延迟线模块的输出端与去载波单元的输入端连接。
4.根据权利要求1所述一种RFID读写器的接收端电路，其特征在于：所述分相单元用于将采集时钟信号转换成与采集时钟信号频率相同并且相位差为85°～95°的第一时钟信号和第二时钟信号。
5.根据权利要求1或4所述一种RFID读写器的接收端电路，其特征在于：所述相移单元用于根据输入的射频信号的相位使第一时钟信号和第二时钟信号同步进行相位延迟，并当由第二时钟信号相位延迟后得到的第四时钟信号与射频信号的相位差为0°～5°时，则将由第一时钟信号相位延迟后得到的第三时钟信号输出。
6.根据权利要求1至3任一项所述一种RFID读写器的接收端电路，其特征在于：还包括滤波单元和放大单元，所述去载波单元的输出端依次通过滤波单元和放大单元进而与模数转换单元的输入端连接。

一种RFID读写器的接收端电路\n技术领域\n[0001] 本实用新型涉及电子电路技术，尤其涉及一种RFID读写器的接收端电路。\n背景技术\n[0002] 射频识别技术（RFID技术）实际上是自动识别技术在无线电技术方面的具体应用与发展。一个基本的射频识别系统包括读写器和应答器（也称电子标签）两个部分，而射频识别技术的基本思想是：通过读写器发射一定频率的射频信号，实现对附着有电子标签的各类物体或设备（人员、物品） 在不同状态（移动、静止或恶劣环境）下的自动识别。射频识别技术由于其非接触性、方便快捷、存储信息量大等优点而日益广泛地应用于物流管理、交通管理、门禁系统、生产自动化等众多领域。\n[0003] 根据电子标签的供电方式不同，电子标签可分为无源和有源两种。而对于无源电子标签，其是通过自身的标签天线感应读写器发射的电磁波进而产生整个标签芯片的工作电源。然而，在非接触式射频识别的通信过程中，无源电子标签返回到读写器上的10%调制深度的通信信号容易被噪声以及天线匹配等原因造成数据堙没，因此这样对读写器接收端的性能提出了挑战。而且对于通信信号的质量，其会随读写器与电子标签之间距离的拉长而降低，从而导致通信信号解调出错，因此在设计中就形成了通信信号质量和接收端性能的折衷，也就是说，为了实现既定的远距离工作，则需要设计性能良好的读写器接收端电路架构。\n实用新型内容\n[0004] 为了解决上述技术问题，本实用新型的目的是提供一种结构简单、易于实现以及能够对接收的射频信号进行精确解调的RFID读写器的接收端电路。\n[0005] 本实用新型所采用的技术方案是：\n[0006] 一种RFID读写器的接收端电路，包括用于将采集时钟信号转换成与采集时钟信号频率相同并且相位差为83°～98°的第一时钟信号和第二时钟信号的分相单元，以及用于根据输入的射频信号的相位使第一时钟信号和第二时钟信号同步进行相位延迟，并当由第二时钟信号相位延迟后得到的第四时钟信号与射频信号的相位差为0°～8°时，则将由第一时钟信号相位延迟后得到的第三时钟信号输出的相移单元；\n[0007] 所述分相单元的第一输出端与相移单元的第一输入端连接，所述分相单元的第二输出端与相移单元的第二输入端连接，所述相移单元的输出端依次连接有去载波单元和模数转换单元。\n[0008] 进一步，所述的分相单元包括第一数控模块和第一反相器，所述第一反相器的输出端分别连接有第二反相器和第三反相器，所述第二反相器的输出端作为分相单元的第一输出端，所述第三反相器的输出端连接有第四反相器，所述的第四反相器的输出端分别连接有n个分相支路；\n[0009] 每个分相支路均包括传输门以及与传输门输出端连接的反相器，而每个分相支路的传输门的信号输入端均与第四反相器的输出端连接，所述第一数控模块的n个输出端分别与n个分相支路的传输门的控制输入端一一对应连接；\n[0010] 相邻两个分相支路中前一个分相支路的反相器的输出端与后一个分相支路的反相器的输入端连接，而最后一个分相支路的反相器的输出端作为分相单元的第二输出端；\n[0011] 所述第二反相器的输出端与相移单元的第一输入端连接，所述最后一个分相支路的反相器的输出端与相移单元的第二输入端连接。\n[0012] 进一步，所述相移单元包括鉴频鉴相器，所述鉴频鉴相器的输入端包括第一输入端以及用于接入射频信号的第二输入端，所述鉴频鉴相器的输出端连接有第二数控模块，所述第二数控模块的输出端分别连接有用于对第一时钟信号进行相位延迟的第一延迟线模块以及用于对第二时钟信号进行相位延迟的第二延迟线模块，所述第一延迟线模块的输出端作为相移单元的输出端，所述第二延迟线模块的输出端与鉴频鉴相器的第一输入端连接；\n[0013] 所述分相单元的第一输出端与第一延迟线模块的输入端连接，所述分相单元的第二输出端与第二延迟线模块的输入端连接，所述第一延迟线模块的输出端与去载波单元的输入端连接。\n[0014] 进一步，所述分相单元用于将采集时钟信号转换成与采集时钟信号频率相同并且相位差为85°～95°的第一时钟信号和第二时钟信号。\n[0015] 进一步，所述相移单元用于根据输入的射频信号的相位使第一时钟信号和第二时钟信号同步进行相位延迟，并当由第二时钟信号相位延迟后得到的第四时钟信号与射频信号的相位差为0°～5°时，则将由第一时钟信号相位延迟后得到的第三时钟信号输出。\n[0016] 进一步，还包括滤波单元和放大单元，所述去载波单元的输出端依次通过滤波单元和放大单元进而与模数转换单元的输入端连接。\n[0017] 本实用新型的有益效果是：本实用新型可以保证采样的信号强度接近最大，从而能够采样到射频信号的峰值点附近的信号，甚至能够采样到射频信号的峰值点信号，因此本实用新型能够避免数据被噪音堙没，并且能够获得摆幅较大的去载波信息，这样本实用新型能大大提高RFID读写器的数据识别精确度以及成功读写率，并且能够支持远距离工作。\n附图说明\n[0018] 下面结合附图对本实用新型的具体实施方式作进一步说明：\n[0019] 图1是本实用新型一种RFID读写器的接收端电路的结构框图；\n[0020] 图2是本实用新型一种RFID读写器的接收端电路中分相单元的结构示意图；\n[0021] 图3是本实用新型一种RFID读写器的接收端电路中相移单元的结构示意图；\n[0022] 图4是与本实用新型一种RFID读写器的接收端电路相对应的实现方法的步骤图。\n具体实施方式\n[0023] 由图1所示，一种RFID读写器的接收端电路，包括用于将采集时钟信号clk转换成与采集时钟信号clk频率相同并且相位差为83°～98°的第一时钟信号clki和第二时钟信号clkq的分相单元，以及用于根据输入的射频信号Rx的相位使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～8°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出的相移单元；\n[0024] 所述分相单元的第一输出端与相移单元的第一输入端连接，所述分相单元的第二输出端与相移单元的第二输入端连接，所述相移单元的输出端依次连接有去载波单元和模数转换单元。\n[0025] 对分相单元、相移单元、去载波单元以及模数转换单元进行进一步的描述，该描述如下：\n[0026] 分相单元，用于对输入的采集时钟信号clk进行接收，并将输入的采集时钟信号clk转换成第一时钟信号clki和第二时钟信号clkq后输出到相移单元，所述第一时钟信号clki的频率和第二时钟信号clkq的频率均与所述采集时钟信号clk的频率相同，并且所述第一时钟信号clki和第二时钟信号clkq的相位差为83°～98°；\n[0027] 相移单元，用于对输入的射频信号Rx、第一时钟信号clki以及第二时钟信号clkq进行接收后，根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～8°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出到去载波单元，此时，所述第三时钟信号clki*与射频信号Rx的相位差接近90°，另外，对于所述的射频信号Rx，其是经由电子标签发送到RFID读写器的天线上，并且依次经过天线匹配电路和隔直滤波电路后输出的信号；\n[0028] 去载波单元，用于对射频信号Rx以及第三时钟信号clki*进行接收后，根据第三时钟信号clki*对射频信号Rx进行采样，进而得到去载波信息Vdem，即去载波单元是实现对射频信号Rx进行解调，而当本实用新型的电路应用在高频射频识别系统时，去载波单元则用于根据第三时钟信号clki*对射频信号Rx进行采样，进而滤除13.56兆赫兹的载波信号，并获得由848千赫兹信号和106千赫兹信号叠加的去载波信息Vdem；\n[0029] 模数转换单元，用于对去载波信息Vdem进行模数转换后输出，而输出的数字信号data则发送到RFID读写器中的数字电路进行相应的处理。\n[0030] 由上述可得，本实用新型是通过与射频信号Rx相位差接近90°的第三时钟信号clki*，进而对射频信号Rx进行采样，实现解调，因此本实用新型可以保证采样的信号强度接近最大，从而能够采样到射频信号Rx的峰值点附近的信号，甚至能够采样到射频信号Rx的峰值点信号，因此本实用新型能够避免数据被噪音堙没，并且能够获得摆幅较大的去载波信息Vdem，这样本实用新型能大大提高RFID读写器的数据识别精确度以及成功读写率，并且令应用本实用新型的射频识别系统支持远距离工作。\n[0031] 进一步作为优选的实施方式，由图2所示，所述的分相单元包括第一数控模块和第一反相器1，所述第一反相器1的输入端输入采集时钟信号clk，所述第一反相器1的输出端分别连接有第二反相器2和第三反相器3，所述第二反相器2的输出端作为分相单元的第一输出端，并且输出第一时钟信号clki，所述第三反相器3的输出端连接有第四反相器\n4，所述的第四反相器4的输出端分别连接有n个分相支路；\n[0032] 每个分相支路均包括传输门以及与传输门输出端连接的反相器，而每个分相支路的传输门的信号输入端均与第四反相器4的输出端连接，所述第一数控模块的n个输出端分别与n个分相支路的传输门的控制输入端一一对应连接，由图2所示，所述传输门的控制输入端包括第一控制输入端和第二控制输入端，而第一数控模块的一输出端与相应的传输门的第一控制输入端是直接连接的，并且该输出端与相应的传输门的第二控制输入端是通过一反相器连接的，例如，第一数控模块的第一输出端，其与第1分相支路的传输门的第一控制输入端是直接连接的，那么第一输出端输出的信号S1是直接输入第1分相支路的传输门的第一控制输入端，同时，第一数控模块的第一输出端，其与第1分相支路的传输门的第二控制输入端是通过一反相器连接的，那么第一输出端输出的信号S1经反相器变为信号S’1后，才输入第1分相支路的传输门的第二控制输入端；\n[0033] 相邻两个分相支路中前一个分相支路的反相器的输出端与后一个分相支路的反相器的输入端连接，例如，第1分相支路的反相器的输出端与第2分相支路的反相器的输入端连接，而最后一个分相支路的反相器的输出端，即第n分相支路的反相器的输出端，作为分相单元的第二输出端，并且输出第二时钟信号clkq；\n[0034] 所述第二反相器2的输出端与相移单元的第一输入端连接，所述最后一个分相支路的反相器的输出端与相移单元的第二输入端连接。\n[0035] 另外，上述的第一数控模块具有六个输入端，并且该六个输入端所输入的信号是由外部控制器控制输入的，而当输入第一数控模块的信号能使采集时钟信号clk转变为所述的第一时钟信号clki和所述的第二时钟信号clkq时，则记录下此时输入第一数控模块的信号，那么生产时就能直接采用这一配置，即采用固定的信号输出进而直接对第一数控模块输入该记录下的信号。\n[0036] 进一步作为优选的实施方式，由图3所示，所述相移单元包括鉴频鉴相器，所述鉴频鉴相器的输入端包括第一输入端以及用于接入射频信号Rx的第二输入端，所述鉴频鉴相器的输出端连接有第二数控模块，所述第二数控模块的输出端分别连接有用于对第一时钟信号clki进行相位延迟的第一延迟线模块以及用于对第二时钟信号clkq进行相位延迟的第二延迟线模块，所述第一延迟线模块的输出端作为相移单元的输出端，并且输出第三时钟信号clki*，所述第二延迟线模块的输出端与鉴频鉴相器的第一输入端连接；\n[0037] 所述分相单元的第一输出端与第一延迟线模块的输入端连接，所述分相单元的第二输出端与第二延迟线模块的输入端连接，而由上述的分相单元可知，其具体为，所述的第二反相器2的输出端与所述第一延迟线模块的输入端连接，所述最后一个分相支路的反相器的输出端与第二延迟线模块的输入端连接。另外，所述第一延迟线模块的输出端与去载波单元的输入端连接。\n[0038] 进一步作为优选的实施方式，所述分相单元用于将采集时钟信号clk转换成与采集时钟信号clk频率相同并且相位差为85°～95°的第一时钟信号clki和第二时钟信号clkq。也就是说，所述的分相单元是用于将输入的采集时钟信号clk转换成第一时钟信号clki和第二时钟信号clkq，而所述第一时钟信号clki的频率和第二时钟信号clkq的频率均与所述采集时钟信号clk的频率相同，并且所述第一时钟信号clki和第二时钟信号clkq的相位差为85°～95°。而作为进一步优选的实施方式，所述分相单元应用于将采集时钟信号clk转换成与采集时钟信号clk频率相同并且相位差为90°的第一时钟信号clki和第二时钟信号clkq。\n[0039] 进一步作为优选的实施方式，所述相移单元用于根据输入的射频信号Rx的相位使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～5°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出。也就是说，所述相移单元是用于对输入的射频信号Rx、第一时钟信号clki以及第二时钟信号clkq进行接收后，根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～5°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出。而作为进一步优选的实施方式，所述相移单元应用于根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差接近0°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出。这样，所述的第三时钟信号clki*与射频信号Rx的相位差就能更接近90°了。\n[0040] 进一步作为优选的实施方式，还包括滤波单元和放大单元，所述去载波单元的输出端依次通过滤波单元和放大单元进而与模数转换单元的输入端连接。\n[0041] 由图4所示，一种RFID读写器的接收端电路实现方法，该方法包括：\n[0042] 将输入的采集时钟信号clk转换成第一时钟信号clki和第二时钟信号clkq，所述第一时钟信号clki的频率和第二时钟信号clkq的频率均与所述采集时钟信号clk的频率相同，并且所述第一时钟信号clki和第二时钟信号clkq的相位差为83°～98°；\n[0043] 根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～8°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出，此时，所述的第三时钟信号clki*与射频信号Rx的相位差接近90°，另外，对于所述的射频信号Rx，其是经由电子标签发送到RFID读写器的天线上，并且依次经过天线匹配电路和隔直滤波单路后输出的信号；\n[0044] 根据第三时钟信号clki*对射频信号Rx进行采样，进而得到去载波信息Vdem，即此步骤是实现对射频信号Rx进行解调，而当本实用新型应用在高频射频识别系统时，则此步骤具体为：根据第三时钟信号clki*对射频信号Rx进行采样，进而滤除13.56兆赫兹的载波信号，并获得由848千赫兹信号和106千赫兹信号叠加的去载波信息Vdem；\n[0045] 对去载波信息Vdem进行模数转换后输出，而输出的数字信号data则发送到RFID读写器中的数字电路进行相应的处理。\n[0046] 进一步作为优选的实施方式，所述将输入的采集时钟信号clk转换成第一时钟信号clki和第二时钟信号clkq，所述第一时钟信号clki的频率和第二时钟信号clkq的频率均与所述采集时钟信号clk的频率相同，并且所述第一时钟信号clki和第二时钟信号clkq的相位差为83°～98°这一步骤，其具体为：\n[0047] 将输入的采集时钟信号clk转换成第一时钟信号clki和第二时钟信号clkq，所述第一时钟信号clki的频率和第二时钟信号clkq的频率均与所述采集时钟信号clk的频率相同，并且所述第一时钟信号clki和第二时钟信号clkq的相位差为85°～95°。而作为进一步优选的实施方式，所述第一时钟信号clki和第二时钟信号clkq的相位差应为90°。\n[0048] 进一步作为优选的实施方式，所述根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～8°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出这一步骤，其具体为：\n[0049] 根据输入的射频信号Rx的相位，进而使第一时钟信号clki和第二时钟信号clkq同步进行相位延迟，并且当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差为0°～5°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出。而作为进一步的实施方式，应当由第二时钟信号clkq相位延迟后得到的第四时钟信号clkq*与射频信号Rx的相位差接近0°时，则将由第一时钟信号clki相位延迟后得到的第三时钟信号clki*输出，这样，所述的第三时钟信号clki*与射频信号Rx的相位差就能更接近90°了。\n[0050] 进一步作为优选的实施方式，所述对去载波信息Vdem进行模数转换后输出这一步骤，其具体为：对去载波信息Vdem依次进行滤波、放大以及模数转换后输出。\n[0051] 以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。