加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

具有直通时钟迹线的半导体封装和相关联的装置、系统及方法

发明专利有效专利
  • 申请号:
    CN201911183908.X
  • IPC分类号:H01L23/498;H01L23/538;H01L25/18;H01L21/768;H01L21/60
  • 申请日期:
    2019-11-27
  • 申请人:
    美光科技公司
著录项信息
专利名称具有直通时钟迹线的半导体封装和相关联的装置、系统及方法
申请号CN201911183908.X申请日期2019-11-27
法律状态实质审查申报国家暂无
公开/公告日2020-07-07公开/公告号CN111384020A
优先权暂无优先权号暂无
主分类号H01L23/498IPC分类号H;0;1;L;2;3;/;4;9;8;;;H;0;1;L;2;3;/;5;3;8;;;H;0;1;L;2;5;/;1;8;;;H;0;1;L;2;1;/;7;6;8;;;H;0;1;L;2;1;/;6;0查看分类表>
申请人美光科技公司申请人地址
美国爱达荷州 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人美光科技公司当前权利人美光科技公司
发明人T·H·金斯利;G·E·帕克斯
代理机构北京律盟知识产权代理有限责任公司代理人王龙
摘要
本文中公开具有直通时钟迹线的半导体封装和相关联的装置、系统以及方法。在一个实施例中,一种半导体装置包含:封装衬底,其包含具有多个衬底触点的第一表面;第一半导体裸片,其具有附接到所述封装衬底的所述第一表面的下部表面;以及第二半导体裸片,其堆叠在所述第一半导体裸片的顶部上。所述第一半导体裸片包含含有第一导电触点的上部表面,且所述第二半导体裸片包含第二导电触点。第一电连接件将所述多个衬底触点中的第一个电耦合到所述第一导电触点和所述第二导电触点,且第二电连接件将所述多个衬底触点中的第二个电耦合到所述第一导电触点和所述第二导电触点。

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供