用于制造半导体器件的方法以及外延生长装置

1.一种用于制造半导体器件的方法，包括以下步骤：
在硅衬底(70)的主表面上形成沟槽(72)以便使所述沟槽的深度等于所述衬底；以及通过使用硅源气体和卤化物气体的混合气体在该沟槽(72)中形成外延膜(73)，从而用该外延膜(73)填充该沟槽(72)，其中
在形成该外延膜(73)的步骤中，在该硅衬底(70)的主表面上不形成该外延膜(73)，并且
当该沟槽(72)中该外延膜(73)的顶面和该硅衬底(70)的主表面在同一平面上时，完成形成该外延膜(73)的步骤。
2.一种用于制造半导体器件的方法，包括以下步骤：
在硅衬底(80)的主表面上形成用于沟槽(83)的掩模(82)以便使所述沟槽的深度等于所述衬底；
通过穿过该掩模(82)的开口蚀刻该硅衬底(80)的主表面，在该硅衬底(80)的主表面上形成沟槽(83)；
通过使用硅源气体和卤化物气体的混合气体在具有该掩模(82)的该硅衬底(80)的沟槽(83)中形成外延膜(84)，从而用该外延膜(84)填充该沟槽(83)；并且在形成该外延膜(84)的步骤之后去除该掩模(82)，其中
在形成该外延膜(84)的步骤中，在该掩模(82)上不形成该外延膜(84)，并且当该沟槽(4)中该外延膜(84)的顶面和该硅衬底(80)的主表面在同一平面上时，完成形成该外延膜(84)的步骤。
3.一种用于制造半导体器件的方法，包括以下步骤：
在硅衬底(90)的主表面上形成用于沟槽(93)的掩模(92)以便使所述沟槽的深度等于所述衬底；
通过穿过该掩模(92)的开口蚀刻该硅衬底(90)的主表面，在该硅衬底(90)的主表面上形成沟槽(93)；
通过使用硅源气体和卤化物气体的混合气体，在具有该掩模(92)的该硅衬底(90)的沟槽(93)中形成外延膜(94)，从而用该外延膜(94)填充该沟槽(93)，其中在该掩模(92)上不形成外延膜(94)，并且当该沟槽(93)中该外延膜(94)的顶面比该硅衬底(90)的主表面高时完成形成该外延膜(94)的步骤；
通过使用该掩模(92)作为抛光停止层来对该硅衬底(90)的主表面侧上的该外延膜(94)的表面进行抛光，以平坦化该硅衬底(90)的主表面侧；并且
在对该外延膜(94)的表面进行抛光的步骤之后去除该掩模(92)。
4.如权利要求3所述的方法，还包括步骤：
在去除该掩模(92)的步骤之后氧化该硅衬底(90)的主表面，从而在该主表面上形成牺牲氧化层；并且
去除该牺牲氧化层。
5.一种用于制造半导体器件的方法，包括以下步骤：
在硅衬底(90)的主表面上形成用于沟槽(93)的掩模(92)以便使所述沟槽的深度等于所述衬底；
通过穿过该掩模(92)的开口蚀刻该硅衬底(90)的主表面，在该硅衬底(90)的主表面上形成沟槽(93)；
通过使用硅源气体和卤化物气体的混合气体在该掩模(92)上和该沟槽(93)中形成外延膜(95)，从而用该外延膜(95)填充该沟槽(93)；
通过使用该掩模(92)作为抛光停止层来对该硅衬底(90)的主表面侧上的该外延膜(95)的表面进行抛光，以平坦化该硅衬底(90)的主表面侧；并且
在对该外延膜(95)的表面进行抛光的步骤之后去除该掩模(92)。
6.如权利要求5所述的方法，还包括步骤：
在去除该掩模(92)的步骤之后氧化该硅衬底(90)的主表面，从而在该主表面上形成牺牲氧化层；并且
去除该牺牲氧化层。
7.如权利要求5或6所述的方法，其中
在形成外延膜(95)的步骤中，该掩模(92)上的该外延膜(95)由单晶制成。
8.如权利要求5或6所述的方法，其中
在形成外延膜(95)的步骤中，该掩模(92)上的该外延膜(95)由多晶制成。
9.一种用于制造半导体器件的方法，包括以下步骤：
在第一导电类型的硅衬底(1)上形成第一导电类型的第一外延膜(2)；
在该第一外延膜(2)中形成多个沟槽(4)，其中相邻两个沟槽(4)之间的该第一外延膜(2)具有一宽度，该宽度比该沟槽(4)的宽度大；
在该第一外延膜(2)上和该沟槽(4)中形成第二导电类型的第二外延膜(223)，从而用该第二外延膜(223)填充该沟槽(4)，其中该第二外延膜(223)具有比该第一外延膜(2)的杂质浓度高的杂质浓度，其中
形成该第二外延膜(223)的步骤包括最终步骤，在该最终步骤中，将硅源气体和卤化物气体的混合气体用于形成该第二外延膜(223)。
10.如权利要求9所述的方法，其中
在形成该第二外延膜(223)的步骤的最终步骤中，在该沟槽(4)开口附近的该第二外延膜(223)的生长速度比该沟槽(4)中该第二外延膜(223)的生长速度小。
11.如权利要求9所述的方法，其中
将该沟槽(4)的宽度限定为W，
将相邻的两个沟槽(4)之间的该第一外延膜(2)的宽度限定为L，
将该第一外延膜(2)的杂质浓度限定为N1，
将该第二外延膜(223)的杂质浓度限定为N2，
该沟槽(4)的宽度、该第一外延膜(2)的宽度、该第一外延膜(2)的杂质浓度和该第二外延膜(223)的杂质浓度具有以下关系：
N2×W＝N1×L。
12.如权利要求9-11中任一项所述的方法，其中
在形成该第二外延膜(223)的步骤中，将卤化物气体用于形成该第二外延膜(223)，该卤化物气体具有标准流速，其被限定为X，单位为slm，
该第二外延膜(223)以一生长速度生长，该生长速度被限定为Y，单位为微米每分钟，
该沟槽(4)具有小于10的纵横比，并且
该卤化物气体的标准流速和该第二外延膜(223)的生长速度具有以下关系：
Y＜0.2X+0.1。
13.如权利要求9-11中任一项所述的方法，其中
在形成该第二外延膜(223)的步骤中，将卤化物气体用于形成该第二外延膜(223)，该卤化物气体具有标准流速，其被限定为X，单位为slm，
该第二外延膜(223)以一生长速度生长，该生长速度被限定为Y，单位为微米每分钟，
该沟槽(4)具有等于或大于10并且小于20的纵横比，并且
该卤化物气体的标准流速和该第二外延膜(223)的生长速度具有以下关系：
Y＜0.2X+0.05。
14.如权利要求9-11中任一项所述的方法，其中
在形成该第二外延膜(223)的步骤中，将卤化物气体用于形成该第二外延膜(223)，该卤化物气体具有标准流速，其被限定为X，单位为slm，
该第二外延膜(223)以一生长速度生长，该生长速度被限定为Y，单位是微米每分钟，
该沟槽(4)具有等于或大于20的纵横比，并且
该卤化物气体的标准流速和该第二外延膜(223)的生长速度具有以下关系：
Y＜0.2X。

用于制造半导体器件的方法以及外延生长装置\n[0001] 本申请是申请日为2006年9月29日、申请号为200610140367.9、发明名称为“用于制造半导体器件的方法以及外延生长装置”的申请的分案申请。\n[0002] 发明领域\n[0003] 本发明涉及一种用于制造半导体器件的方法以及外延生长装置。\n[0004] 发明背景\n[0005] 与现有的MOS晶体管相比，超结结构(super junction structure)的MOS晶体管(SJ-MOS晶体管)公知为用于实现低导通电阻的元件(例如，在JP-A-H09-266311中公开了)。 这种SJ-MOS晶体管特征在于在漂移层区域中的重复pn列(column)结构。 提出了多种方法以形成该pn列。在这些方法中，在衬底中形成沟槽之后通过LP-CVD外延生长沟槽内部的方法公知为能够使深度方向上浓度分布均匀的方法。\n[0006] 在使用通常的LP-CVD的沟槽填充中，与底部相比，在开口部分中的生长速度大。因此，通过阻挡开口部分容易在沟槽中形成孔隙。可以通过同时流动硅烷系气体和蚀刻气体来限制沟槽开口部分被预先阻挡(例如，在JP-A-2004-273742中公开了)。\n[0007] 然而，在沟槽填充外延工艺之后形成由沟槽引起的台阶差。 因此，必须进行用于平坦化的外延生长并进行抛光。\n[0008] 而且，关于在通过沟槽填充外延生长形成p/n列结构中在卤化物气体气氛中蚀刻的沟槽，提出了通过使用蚀刻气体和硅烷系气体的混合生长系统可以防止沟槽的开口部分被较早阻挡。\n[0009] 由此，可通过蚀刻气体的作用抑制沟槽开口部分的阻挡，但是引起生长速度降低。 因此，需要一种用于提高生长速度而不依赖于抑制上述沟槽开口部分的阻挡的技术。\n发明内容\n[0010] 鉴于上述问题，本公开内容的目的是提供一种用于制造半导体器件的方法。 本公开内容的另一目的是提供外延生长装置。\n[0011] 根据本公开内容的第一方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在硅衬底的主表面上和沟槽中形成第一外延膜，从而用第一外延膜填充该沟槽；以及通过使用另一工艺条件在第一外延膜上形成第二外延膜。 形成第一外延膜的步骤具有以第一生长速度在硅衬底的主表面上生长第一外延膜的第一工艺条件。 形成第二外延膜的步骤具有以第二生长速度在硅衬底的主表面上生长第二外延膜的第二工艺条件。 第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0012] 在上述方法中，由于卤化物气体用于形成第一外延膜，因此在沟槽中的第一外延膜基本不具有孔隙。 而且，由于第二外延膜的第二生长速度比第一外延膜的第一生长速度大，因此改善了器件的完全生产时间、即制造时间。 因此，简单地平坦化器件的表面。\n[0013] 根据本公开内容的第二方面，制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成沟槽；和通过使用硅源气体和卤化物气体的混合气体在沟槽中形成外延膜，从而用外延膜填充该沟槽。 在形成外延膜的步骤中，不在硅衬底的主表面上形成外延膜，并且当沟槽中的外延膜的顶表面和硅衬底的主表面在同一平面上时完成形成外延膜的步骤。\n[0014] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简单地平坦化器件的表面。\n[0015] 根据本公开内容的第三方面，制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过该掩模的开口蚀刻硅衬底的主表面在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底的沟槽中形成外延膜，从而用外延膜填充该沟槽；并且在形成外延膜的步骤之后移除该掩模。 在形成外延膜的步骤中，不在掩模上形成外延膜，且当沟槽中的外延膜顶表面和硅衬底的主表面在同一平面上时完成形成外延膜的步骤。\n[0016] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简单地平坦化器件的表面。\n[0017] 根据本公开内容的第四方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底沟槽中形成外延膜，从而用外延膜填充沟槽，其中外延膜不形成在掩模上，且当沟槽中外延膜的顶表面比硅衬底的主表面高时，完成形成外延膜的步骤；通过使用掩模作为抛光停止层来抛光硅衬底主表面侧上的外延膜表面，从而使硅衬底的主表面侧变平；并在抛光外延膜表面的步骤之后去除该掩模。\n[0018] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简单地平坦化器件的表面。\n[0019] 根据本公开内容的第五方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在掩模上和沟槽中形成外延膜，从而用外延膜填充沟槽；通过使用掩膜作为抛光停止层来抛光在硅衬底的主表面侧上的外延膜表面，从而平坦化硅衬底的主表面侧；并且在抛光外延膜表面的步骤之后去除该掩模。\n[0020] 在上述方法中，由于卤化物气体用于形成外延膜，因此在沟槽中的该外延膜基本上不具有孔隙。 而且，简单地平坦化器件的表面。\n[0021] 根据本公开内容的第六方面，外延生长装置包括：一个室；设置在该室中并固定硅衬底的卡盘，其中硅衬底具有主表面，其上设置了沟槽；用于控制硅源气体的气体流速的第一气流控制器，其中将硅源气体引入到室中，以便在硅衬底上形成外延膜；用于控制卤化物源气体的气体流速的第二气流控制器，其中将卤化物气体引入到室中；用于控制室中工艺温度的温度控制器；用于控制在室中的工艺压力的压力控制器；用于监控室中硅衬底上外延膜表面温度的高温计；用于基于高温计的输出信号控制第一气流控制器、第二气流控制器、温度控制器和压力控制器中至少一个的主控制器。 主控制器切换硅源气体的气体流速、卤化物源气体的气体流速、工艺温度和工艺压力中的至少一个，以便当在预定监控表面温度下高温计的输出信号变得基本恒定时增加外延膜的生长速度。\n[0022] 通过使用上述装置，在沟槽中形成外延膜而基本不具有孔隙。 而且，简单地平坦化器件的表面。\n[0023] 根据本公开内容的第七方面，用于制造半导体器件的方法包括以下步骤：在第一导电类型的硅衬底上形成第一导电类型的第一外延膜；在第一外延膜中形成多个沟槽，其中在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度；在第一外延膜上和沟槽中形成第二导电类型的第二外延膜，从而用第二外延膜填充沟槽，其中第二外延膜具有比第一外延膜高的杂质浓度。 形成第二外延膜的步骤包括最终步骤，该步骤中将硅源气体和卤化物气体的混合气体用于形成第二外延膜。\n[0024] 在上述方法中，在用第二外延膜填充沟槽之前没有用第二外延膜覆盖沟槽开口。 而且，由于在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度，因此增加了第二外延膜的生长速度。\n附图说明\n[0025] 根据参考附图作出的以下的详细描述中，本发明的上述和其它目的、特征和优点将变得更加显而易见。 在附图中：\n[0026] 图1是示出垂直型沟槽栅MOSFET的截面图；\n[0027] 图2A至2C是说明用于制造图1中示出的MOSFET的方法的截面图；\n[0028] 图3A至3C是说明用于制造图1中示出的MOSFET的方法的截面图；\n[0029] 图4是示出外延生长装置的示意图；\n[0030] 图5是示出工艺温度和生长率比率之间关系的曲线图；\n[0031] 图6是示出MOSFET制造工艺的时序图；\n[0032] 图7A是示出晶片的平面图，而图7B是示出图7A中示出的晶片的截面图；\n[0033] 图8A是示出另一晶片的平面图，而图8B是示出图8A中示出的晶片的截面图；\n[0034] 图9是说明在外延生长工艺中原子移动的截面图；\n[0035] 图10是示出考虑到在纵横比为5的情况下HCl标准流速和外延膜生长速度之间的关系，在外延膜中存在或不存在孔隙的图；\n[0036] 图11是示出考虑到在纵横比为15的情况下HCl标准流速和外延膜生长速度之间的关系，在外延膜中存在或不存在孔隙的图；\n[0037] 图12是示出考虑到在纵横比为25的情况下HCl标准流速和外延膜生长速度之间的关系，在外延膜中存在或不存在孔隙的图；\n[0038] 图13是示出MOSFET制造工艺的另一时序图；\n[0039] 图14是示出MOSFET制造工艺的又一时序图；\n[0040] 图15A和15B是说明外延生长工艺的截面图；\n[0041] 图16A至16E是说明制造MOSFET的另一方法的截面图；\n[0042] 图17是示出图16A至16E中示出的MOSFET的制造工艺的时序图；\n[0043] 图18A至18F是说明制造MOSFET的又一方法的截面图；\n[0044] 图19是在图18A至18F中示出的MOSFET制造工艺的时序图；\n[0045] 图20A至20F是说明制造MOSFET的又一方法的截面图；\n[0046] 图21是示出图20A至20F中示出的MOSFET的制造工艺的时序图；\n[0047] 图22A至22E是说明制造MOSFET的又一方法的截面图；\n[0048] 图23A至23E是说明制造MOSFET的又一方法的截面图；\n[0049] 图24A至24F是作为对比，说明MOSFET制造方法的截面图；\n[0050] 图25是示出在图24A至24F中示出的MOSFET的制造工艺的时序图；\n[0051] 图26是示出另一垂直型沟槽栅MOSFET的截面图；\n[0052] 图27是示出图26中示出的MOSFET的局部放大截面图；\n[0053] 图28A至28D是说明图26中示出的MOSFET的制造方法的截面图；\n[0054] 图29A至29D是说明图26中示出的MOSFET的制造方法的截面图；\n[0055] 图30A至30C是说明图26中示出的MOSFET的制造方法的半导体衬底的截面图；\n[0056] 图31A和31B是示出沟槽不同形状的截面图；\n[0057] 图32A是示出衬底的截面图，而图32B是示出工艺时间和生长厚度之间关系的曲线图；以及\n[0058] 图33A至33C是示出沟槽中外延膜的截面图。\n具体实施方式\n[0059] (第一实施例)\n[0060] 接下来将根据附图说明体现本发明的第一实施例。\n[0061] 图1示出了在该实施模式中的纵向型沟槽栅MOSFET的截面图。\n[0062] 在图1中，在n+硅衬底1上形成作为漏区的外延膜2，且在该外延膜2上形成外+\n延膜3。 在下侧的外延膜2中将沟槽4设置成平行。 沟槽4穿过外延膜2并到达n 硅衬底1。 外延膜5被填充在沟槽4中。 在沟槽4中的外延膜5的导电类型是p型，且沟槽\n4的横向区域6的导电类型为n型。 由此，p型区5和n型区6交替设置在横向方向上。\n由此，形成了其中MOSFET的漂移层具有p/n列结构的所谓的超结结构。\n[0063] 在上侧的上述外延膜3中，在其表面层部分中形成p层7。在外延膜3中将用于栅极的沟槽8设置成平行，并到达外延膜2。 在沟槽8的内面上形成栅氧化膜9。 多晶+\n硅栅电极10被设置在栅氧化物膜9的内部方向上。 n 源区11形成于在外延膜3的上面+\n上与沟槽8邻接部分中的表面层部分中。 而且，p 源接触区12形成于p型外延膜3的上表面上的表面层部分中。\n[0064] 未示出的漏电极形成于n+硅衬底1的下表面上，并电连接到n+硅衬底1。而且，+ +\n未示出的源电极形成于外延膜3的上表面上，并电连接到n 源区11和p 源接触区12。\n[0065] 在其中将源电压设置成地电势和将漏电压设置成正电势的情况下，通过施加预定正电压作为栅电势来开启晶体管。 当晶体管开启时，在与p层7中的栅氧化膜9相邻+\n的部分中形成反型层(inverting layer)。 电子穿过这个反型层在源和漏之间的流动(从n+\n源区11、p层7、n型区6至n 硅衬底1)。 在反向偏置施加时间(在其中将源电压设置成地电势和将漏电压设置成正电势的情况下)，耗尽层从p型区5和n型区6的pn结部分扩展。 p型区5和n型区6耗尽，且获得了高击穿电压。\n[0066] 接下来，通过利用图2A至2C和3A至3C来说明这个实施例模式中纵向型沟槽栅MOSFET的制造方法。\n[0067] 首先，将说明用在该制造工艺中的外延生长设备。 图4是外延生长设备的示意性结构图。\n[0068] 图4中，用于卡住衬底(晶片)32的底座31设置在室30中。 在衬底(晶片)32中，沟槽形成于主表面上。硅衬底(晶片)32可由灯33加热。 排气泵34连接到室30。\n可以将硅源气体如SiH2Cl2(二氯硅烷：DCS)等、卤化物气体如氯化氢气体(HCl)等和氢气引入到室30中。 而且，设置了温度计35，且可通过该温度计35来观测在外延生长时间的外延膜表面。 即，可监控在固定到室30中的卡盘底座31上的硅衬底32中在外延膜形成时间的表面温度。 可通过作为第一气体流速调整装置的阀门36a来调整提供到室30中用于外延生长的硅源气体的流速。 可通过作为第二气体流速调整装置的阀门36b来调整在外延生长时间提供到室30中的卤化物气体的流速。 氢气的流速可通过阀门36c来调整。在室30中的生长温度可通过作为温度调整装置的温度控制器37通过灯33来调整。 在室30中的生长压力可通过作为生长压力调整装置的泵34来调整。 温度计35、阀门36a、36b和36c、温度控制器37和排气泵34连接到作为开关装置的控制器38。 来自温度计35的信号输入到控制器38，且控制器38控制阀门36a、36b、36c、温度控制器\n37和排气泵34的操作。\n[0069] 图6示出了当通过使用图4的外延生长装置进行外延生长的时序图。图6示出了在外延生长工艺中生长速度(在硅衬底主表面上的速度)、生长温度、卤化物气体流速、硅源气体流速、生长压力、氢气流速和温度计输出的改变。\n[0070] 首先，如图2A中所示，制备n+硅衬底1，并在该n+硅衬底1上形成n型外延膜\n2。 而且，对外延膜2的上表面进行平坦化。\n[0071] 随后，如图2B中所示，通过使用掩模对n型外延膜2进行使用碱性各向异性蚀刻液(KOH、TMAH等)的各向异性蚀刻(RIE)或湿法蚀刻，并形成到达硅衬底1的沟槽+\n4。 由此，在由n 硅衬底1和外延膜2构成的硅衬底的主表面2a上形成沟槽4。 例如，沟槽4大约具有0.8μm的宽度和13μm的深度。\n[0072] 在此，参考所使用的衬底。 如图7A和7B中所示，将Si(110)衬底用作单晶衬底，且使用在该Si(110)衬底上形成有外延膜40的结构。 由此，沟槽底面是(110)面，而(111)面被包括在沟槽41的侧面上。 通过使用这种取向，在使用LP-CVD的沟槽填充外延中填充形状变得最优异，且可进行无孔隙的沟槽填充外延生长和提高生产量。 而且，以这种方式设置Si(100)衬底和(111)取向的沟槽，可以对沟槽应用TMAH、KOH等的湿法处理。 因此，对于使用干法蚀刻的情况可减少沟槽面的损伤。\n[0073] 另外，如图8A和8B中所示，将Si(100)衬底用作单晶衬底，并使用在该Si(100)衬底上形成有外延膜50的结构。 由此，沟槽底面为(100)面，并且(100)面被包括在沟槽51的侧面上。 在器件特性方面最优异的(100)取向沟槽是Si(100)，并且通过将p/n列的沟槽侧面的取向设置为Si(100)使得所有的取向都变为Si(100)。 由此，在进行沟槽填充外延生长中，在沟槽中去除了取向的依赖性。\n[0074] 如图2c中所示，然后将外延膜20形成在包括沟槽4的内部的外延膜2上(主表面2a上)，且沟槽4的内部被该外延膜20填充。此时，在图6中，在t1时间开始生长。\n具体地，升高室内的温度，并流动所需量的卤化物气体，且流动所需量的硅源气体。 而且，将压力降低环境设置为室内的膜形成压力，并使氢气流动。 例如，将SiH2Cl2(二氯硅烷：DCS)用作硅源气体，并且将混合有氯化氢(HCl)的气体用作卤化物气体，通过低压外延生长来填充沟槽4的内部。 在这种情况下，如图9中所示，作为元素(氯原子61和硅原子62)关于形成于外延膜60中的沟槽的特性(behavior)，氯原子(Cl原子)61粘附到沟槽开口部分中的硅表面上。 由此，硅从沟槽底部部分生长。\n[0075] 在图6中，作为填充外延的典型生长条件是，生长温度是960℃，生长压力设置为40Torr，且DCS的流速为O.1slm，氢气(H2)的流速为30slm，氯化氢气体(HCl)的流速为0.5slm。在该条件下沟槽表面(衬底主表面)上的生长速度约为几十到100nm/min。\n[0076] 在通过外延膜20填充该沟槽4内部的工艺中，硅源气体和卤化物气体的混合气体用作提供到硅衬底的气体，以便形成外延膜20。 具体地，将甲硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)和四氯化硅(SiCl4)中的一种用作硅源气体。尤其，优选将甲硅烷、乙硅烷、二氯硅烷和三氯硅烷中的一种用作硅源气体。 将氯化氢(HCl)、氯(Cl2)、氟(F2)、三氟化氯(ClF3)、氟化氢(HF)和溴化氢(HBr)中的一种用作卤化物气体。\n[0077] 另一方面，当形成图2C中的外延膜20时(当进行外延生长时)，根据沟槽的纵横比设置以下内容。\n[0078] 当沟槽的纵横比小于10且卤化物气体的标准流速被设置为X[slm]和生长速度为Y[μm/分钟]时，满足以下关系。\n[0079] Y<0.2X+0.1 (F1)\n[0080] 当沟槽的纵横比为10或更大且小于20，并且将卤化物气体的标准流速设置为X[slm]和生长速度为Y[μm/分钟]时，满足以下关系。\n[0081] Y<0.2X+0.05(F2)\n[0082] 当沟槽的纵横比为20或更大，且将卤化物气体的标准流速设置为X[slm]和生长速度为Y[μm/分钟]时，满足以下关系。\n[0083] Y<0.2X (F3)\n[0084] 由此，从用外延膜有效填充沟槽同时抑制孔隙产生的观点来说，其是优选的。\n[0085] 在图10、11和12中示出了作为其基础的试验结果。 在图10、11和12中，将氯化氢的标准流速X[slm]设置在横座标轴上，并且将生长速度Y[μm/分钟]设置在纵座标轴上。 图10示出了其中纵横比为“5”的情况。 图11示出了其中纵横比为“15”的情况。 图12示出了其中纵横比为“25”的情况。 在图10、11和12中，黑圈示出存在孔隙，而白圈示出不存在孔隙。 在这些图的每一幅中，公知的是，如果氯化氢的标准流速增加，即使当外延膜的生长速度很快时，也不会产生孔隙。 而且，还公知的是，在氯化氢为相同标准流速时，如果随着纵横比增加，不降低外延膜生长速度，则可能防止不了孔隙的产生。在这些图的每一幅中，示出孔隙产生存在的边界的公式是图10中的Y＝0.2X+0.1和图11中的Y＝0.2X+0.05，以及图12中的Y＝0.2X。 如果其是在每个公式下的区域，则不会产生孔隙。如图2B中所示，沟槽的纵横比是B/A，即沟槽的深度/沟槽的宽度。\n[0086] 而且，在反应速度确定条件下形成外延膜20。 尤其，当将甲硅烷或乙硅烷用作硅源气体时，将膜形成温度的上限设置为950℃。 当将二氯硅烷用作硅源气体时，将膜形成温度的上限设置为1100℃。 当将三氯硅烷用作硅源气体时，将膜形成温度的上限设置为1150℃。 当将四氯化硅用作硅源气体时，将膜形成温度的上限设置为1200℃。 由此，试验性地证实了可以在不产生晶体缺陷的情况下进行外延生长。\n[0087] 当由此完成在沟槽4中的外延膜20的填充时，如图3A中所示，随后通过进行用于平坦化的外延生长将外延膜21形成在外延膜20上。即，当通过使用硅源气体和卤化物气体从沟槽底部部分进行填充外延生长时，形成了该沟槽引起的台阶差。 考虑到抛光工艺，希望平坦化衬底主表面，以降低抛光量，且在沟槽填充外延之后进行用于平坦化的外延生长。在该平坦化外延中，在比沟槽填充外延中，衬底主表面2a上的外延膜20生长速度快的生长速度的生长下，进行膜形成。 具体地，在图6中，改变(VIA)至(VIAD)中至少一个的膜形成条件。\n[0088] (VIA)与在填充外延时间的生长温度相比，该生长温度上升了。\n[0089] (VIB)不流动卤化物气体，或者与填充外延生长时间相比降低了卤化物气体的流速。\n[0090] (VIC)与填充外延生长时间相比增加了硅源气体的流速。\n[0091] (VID)与填充外延生长时间相比升高了生长压力。\n[0092] 由此，如图6的(VIE)中所示，可在其中在平坦化外延方面，在硅衬底1、2的主表面(平面)2a上的硅生长速度快的条件下对其进行设置。\n[0093] 在此，可在其中比在平坦化外延工艺中，在硅衬底1、2的主表面2a上的外延膜\n20的生长速度快的条件下进行膜形成。 因此，当在终止了填充外延生长之后将其切换到平坦化外延生长时，卤化物气体的流速、硅源气体的流速、生长温度和生长压力中相应参数中的至少两个或更多个参数也可以同时切换，以便获得高生长速度条件。\n[0094] 而且，如下所述检测沟槽填充的完成。\n[0095] 当监控温度计的输出并在外延生长期间填充沟槽时，不会改变温度计的输出值，如图6的时间t2处所示。 图4的控制器38检测在该时间t2处的沟槽填充完成，并进行至用于增加生长速度的条件的切换。 即，从硅衬底32的主表面侧在温度计35中监控填充在沟槽中的外延膜的表面温度并且不改变在预定测量温度处温度计35的输出信号水平的时间点处，控制器38作为开关装置通过阀门36a(第一气体流速调整装置)、阀门\n36b(第二气体流速调整装置)、温度控制器37(温度调整装置)和泵34(生长压力调整装置)中的至少一个，来控制硅源气体的流速、卤化物气体的流速、生长温度和生长压力中的至少一个，并进行至用于增加生长速度的条件的切换。\n[0096] 图5示出了与外延生长速度相关的测量结果。在图5中，将温度设置在横轴上，并且将生长速度比率设置在纵轴上。 图5示出了仅有二氯硅烷的情况，和通过使用二氯硅烷和氯化氢的混合气体来生长的情况。 从该图5中可以理解，在通过仅用二氯硅烷来进行生长的情况下生长速度比通过使用二氯硅烷和氯化氢的混合气体来生长的情况下的生长速度更快。 而且，可以理解，在较高温度的情况下可促进生长。\n[0097] 在平坦化外延中，当生长温度从960℃改变至990℃且该室中的压力从40Torr变化为80Torr时，典型生长速度是几μm/min。 因此，当将用于平坦化的外延膜的厚度设置为3μm时，当使用与获得上述的几十至100nm/min的生长速度的沟槽填充条件相似的外延(使用HCl的混合外延)时，其花费30分钟(＝3[μm]/0.1[μm/min])。 然而，这个时间可以缩短至3分钟(＝3[μm]/1[μm]/min])。 因此，可提高外延工艺的生产量。\n[0098] 当终止平坦化外延生长时，从图3A中的外延膜21的上面侧进行平坦化抛光。\n即抛光衬底主表面2a的外延膜21、20。如图3B中所示，通过该抛光暴露出外延膜(n型硅层)2。 由此，p型区域5和n型区域6交替设置在横向方向上。 可以根据需要来进行抛光。\n[0099] 如图3C中所示，然后在外延膜2上形成p-型外延膜3。而且，如图1中所示，+ +\n形成p阱层7、沟槽8、栅氧化膜9、多晶硅栅电极10、n 源区11和p 源接触区12。 而且，形成电极和布线。\n[0100] 接下来，在这种制造工艺中，将详细说明图2C和3A中示出的外延膜形成工艺。\n[0101] 图24A至24F示出了用于替换图2A至2C和图3A至3C的比较例的制造工艺图。 图25是用于替换图6的比较例的时序图。\n[0102] 如图24A中所示，将n型外延膜101形成在n+硅衬底100上。 如图24B中所示，通过对n型外延膜101的蚀刻来形成沟槽102。 如图24C和24D中所示，通过进行使用硅源气体和卤化物气体的沟槽填充外延来形成外延膜104。 如图24E中所示，通过进行平坦化外延形成外延膜105。 如图24F中所示，然后抛光外延膜104、105。由此，可通过同时流动如DCS等的硅源气体和如HCl等的卤化物气体从沟槽底部部分进行选择性生长，以便实现无孔隙的沟槽填充外延。 由于使用卤化物气体，因此从沟槽底部部分的选择性生长变成主要因素，这是由于可以特别抑制在衬底主表面上和沟槽开口部分中的硅生长。\n[0103] 在这种衬底制造工艺中，在低温的反应速度确定条件下进行膜形成，以便进行无孔隙的沟槽填充外延。 而且，使用选择性外延，该选择性外延使用卤化物气体如HCl等。当通过使用该沟槽填充条件进行平坦化外延时，生长速度慢，以致生产量变差。 而且，由于使用了利用硅源气体和卤化物气体的选择性生长，因此，通过由于如图9中所示在衬底主表面上的卤族元素导致的附着效应，生长速度小。 而且，必须通过降低抛光量来提高无抛光工艺或抛光工艺的生产量。\n[0104] 与此相比，在该实施例模式中设置了以下结构。\n[0105] 与沟槽填充外延工艺不同，在平坦化外延中需要选择性。 因此，不需要膜形成条件如在由于降低膜形成温度导致的扩散限定条件下的膜形成和由于卤化物气体导致的沟槽开口部分中的硅生长限制。 因此，作为平坦化外延条件，例如，停止提供HCl气体并将膜形成条件从扩散限定条件切换到供给限定条件等。 由此，缩短了平坦化外延中所需的膜形成时间，并且可以提高沟槽外延工艺的生产量。\n[0106] 根据上述实施例模式，可获得以下效果。\n[0107] (1)作为半导体衬底的制造方法，设置第一工艺、第二工艺和第三工艺。 在第一工艺中，在硅衬底1、2的主表面2a上形成沟槽4。在第二工艺中，通过由提供硅源气体和卤化物气体的混合气体导致的外延生长，在硅衬底1、2的主表面上、包括沟槽4的内部形成外延膜20，并且沟槽4的内部被外延膜20填充。 在第三工艺中，在用于在第二工艺中填充的外延膜20上形成外延膜21，以便在比在第二工艺中硅衬底1、2的主表面2a上外延膜20的生长速度快的条件下进行平坦化。 因此，在第二工艺中，通过由提供硅源气体和卤化物气体的混合气体导致的外延生长，在硅衬底1、2的主表面2a上、包括沟槽4的内部形成外延膜20。 然后，沟槽4的内部被外延膜20填充。 在该方法中，通过提供卤化物气体抑制沟槽填充外延中的孔隙。 而且，在第三工艺中，在比在第二工艺中在硅衬底1、2的主表面2a上外延膜20的生长速度快的条件下在用于第二工艺中的填充的外延膜20上形成外延膜21，从而提高了生产量。而且，可以将抛光设置为不是必须的。 由此在通过外延膜填充沟槽之后可以容易地对衬底进行平坦化，同时抑制了沟槽填充外延中的孔隙。\n[0108] (2)在第三工艺中，在比第二工艺中在硅衬底1、2的主表面2a上外延膜20的生长速度快的条件下形成外延膜21之后，对硅衬底1、2的主表面2a侧上的外延膜20、21进行抛光。 由此，可以进一步进行平坦化。\n[0109] (3)第三工艺中，执行以下内容中的一项，以便在比第二工艺中在硅衬底1、2的主表面2a上外延膜20的生长速度快的条件下形成外延膜21。\n[0110] (A)与在第二工艺中外延生长时间相比，在第三工艺中的外延生长时间时降低了卤化物气体的流速。\n[0111] (B)将卤化物气体设置为在第三工艺中的外延生长时间时不流动。\n[0112] (C)与在第二工艺中的外延生长时间相比，在第三工艺中在外延生长时间时增加硅源气体的流速。\n[0113] (D)与第二工艺中外延生长时间相比，在第三工艺中外延生长时间时升高了生长温度。\n[0114] (E)与在第二工艺中外延生长时间相比，在第三工艺中外延生长时间时升高了生长压力。\n[0115] (4)当第二工艺和第三工艺的外延生长都在压力降低CVD中进行时效率良好。\n[0116] (5)在第三工艺中，在比第二工艺中在硅衬底1、2的主表面2a上外延膜20的生长速度快的条件下形成外延膜21。 因此，当终止了第二工艺中的外延生长之后进行切换到第三工艺中的外延生长时，同时切换卤化物气体的流速、硅源气体的流速、生长温度和生长压力中的相应参数中的至少两个或更多个，以便获得高生长速度条件。 由此，可进一步提高生产量。\n[0117] (6)在第二工艺中，通过温度计35来监控用于从硅衬底1、2的主表面2a侧填充到沟槽4中的外延膜20的表面温度。 在不改变预定测量温度下温度计35的输出信号水平的时间点处，将其切换至用于增加第三工艺中的生长速度的条件。 由此，可以可靠地检测填充外延的完成。\n[0118] (7)将卡盘底座31、第一气体流速调整装置36a、第二气体流速调整装置36b、温度调整装置37、压力调整装置34、温度计35和开关装置38设置为外延生长装置。 卡盘底座31设置在室30中，并固定其中沟槽形成于主表面上的硅衬底32。 第一流速调整装置36a调整提供到室30中用于外延生长的硅源气体的流速。第二气体流速调整装置37调整在外延生长时间提供到室30中的卤化物气体的流速。 温度调整装置37调整室30中的生长温度。 压力调整装置34调整室30中的生长压力。 温度计35监控在固定到室30中的卡盘底座31上的硅衬底32中外延膜形成时间时的表面温度。 在开关装置38中，填充到沟槽中的外延膜的表面温度通过温度计35从硅衬底32的主表面侧来监控。 在不改变预定测量温度下温度计35的输出信号水平的时间点t2处，开关装置38通过第一气体流速调整装置36a、第二气体流速调整装置36b、温度调整装置37和压力调整装置34中的至少一个来控制硅源气体的流速、卤化物气体的流速、生长温度和生长压力中的至少一个。 然后开关装置38进行至用于增加生长速度的条件的切换。\n[0119] 因此，可以自动控制填充外延和随后的平坦化外延。\n[0120] 在第二工艺中的外延生长可通过压力降低CVD生长方法来进行，也可通过常压CVD生长方法来进行第三工艺中的外延生长。\n[0121] 而且，在填充外延生长期间(在第二工艺的外延生长期间)也可逐步连续调整卤化物气体的流速、硅源气体的流速、生长温度和生长压力中相应参数中的至少一个，以便获得如图13中示出的高生长速度条件，或者也可以以阶梯形状来调整，以获得如图14中示出的高生长速度条件。 在这些生长参数中，也可以改变一个参数，也可以组合多个参数。\n[0122] 由此，当如图15A中所示沟槽填充初始阶段的纵横比高时，降低了填充外延的生长速度(高选择比膜形成条件)。 当纵横比小时，如图15B中所示，该生长速度会增加。由此，可缩短填充中所需的时间。 即，在沟槽填充外延时间中，也可通过改变与沟槽的填充外延工艺中纵横比的改变相适应的膜形成条件来提高整个沟槽外延工艺的生产量。\n[0123] (第二实施例模式)\n[0124] 接下来，将主要通过与第一实施例模式的不同点来说明第二实施例模式。\n[0125] 图16A至16E示出了在代替图2A至2C和3A至3C的该实施例模式中的制造工艺图。 图17是代替图6的该实施例模式的时序图。\n[0126] 如图16A中所示，在硅衬底70上形成外延膜71，并将其设置为硅衬底。 如图\n16B中所示，沟槽72形成于硅衬底70、71的主表面71a上(第一工艺)。\n[0127] 之后，如图16C中所示，通过由提供硅源气体和卤化物气体的混合气体导致的外延生长，只在沟槽72的内部形成外延膜73，而不在硅衬底70、71的主表面71a上生长该外延膜。 此时，如图17中所示，通过与图25的比较例相比，增加卤化物气体的流速或降低生长温度可设置沟槽填充外延中高选择性的外延条件。外延膜73只生长在沟槽\n72的内部而不在硅衬底70、71的主表面71a上生长该外延膜。尤其，从沟槽底面进行生长。 如图16D和16E中所示，通过外延膜73来填充沟槽72直到该外延膜73具有与硅衬底70、71的主表面71a相同的面(第二工艺)。\n[0128] 由此，在第二工艺中，通过由提供硅源气体和卤化物气体的混合气体导致的外延生长，只在沟槽72内部生长外延膜73，而不在硅衬底70、71的主表面71a上生长该外延膜。 而且，通过外延膜73来填充沟槽72直至外延膜73具有与硅衬底70、71的主表面71a相同的面。 在该填充中，可通过提供卤化物气体来抑制沟槽填充外延层中的孔隙。 因此，由于在主表面71a上不形成膜，因此可省略抛光工艺(可以将抛光设置成不是必需的)。由此，在通过外延膜填充沟槽之后可以容易地对衬底进行平坦化，同时抑制了沟槽填充外延层中的孔隙。\n[0129] (第三实施例模式)\n[0130] 接下来，将主要通过与第一实施例模式的不同点来说明第三实施例模式。\n[0131] 图18A至18F示出了在替换图2A至2C和图3A至3C的该实施例模式中的制造工艺图。 图19是在替换图6的该实施例模式中的时序图。\n[0132] 如图18A中所示，通过在硅衬底80上形成外延膜81来构造硅衬底。 如图18B中所示，然后将用于形成沟槽的掩模82设置在硅衬底80、81的主表面81a上。通过从掩模82中的用于形成沟槽的掩模开口部分82a蚀刻硅衬底81来形成沟槽83(第三工艺)。\n将氧化硅膜用作掩模82。\n[0133] 之后，如图18C和18D中所示，通过在保留掩模82的状态下由提供硅源气体和卤化物气体的混合气体所导致的低压外延生长，仅在沟槽83的内部生长外延膜84。 而且，如图18E中所示，通过外延膜84来填充沟槽83，直到外延膜84具有与硅衬底80、\n81的主表面81a相同的面(第二工艺)。 即，如图19中所示，在图25的情况下在衬底主表面上进行膜形成。然而，在该实施例模式中，通过利用硅(Si)和氧化硅膜(SiO2)关于膜形成条件的选择性，在沟槽83中进行填充，而不在衬底主表面81a上(氧化膜上)进行生长。 在该填充中，通过提供卤化物气体来抑制沟槽填充外延层中的孔隙。\n[0134] 如图18F中所示，去除掩模82(第三工艺)。\n[0135] 由此，在该实施例模式中，由于不在主表面81a上形成膜，因此可省略抛光工艺(可以将抛光设置为不必需的)。由此，在通过外延膜填充沟槽之后可以容易地对衬底进行平坦化，同时抑制了沟槽填充外延层中的孔隙。\n[0136] (第四实施例模式)\n[0137] 接下来将主要通过与第一实施例模式的不同点来说明第四实施例模式。\n[0138] 图20A至20F示出了替换图2A至2C和3A至3C的该实施例模式中的制造工艺图。 图21是代替图6的该实施例模式中的时序图。\n[0139] 如图20A中所示，外延膜91形成在硅衬底90上，并构成硅衬底。 如图20B中所示，然后在硅衬底90、91的主表面91a上设置用于形成沟槽的掩模92。然后通过从掩模92中用于形成沟槽的掩模开口部分92a蚀刻硅衬底91来形成沟槽93(第一工艺)。 将氧化硅膜用作掩模92。\n[0140] 之后，如图20C中所示，在其中保留了掩模92的状态下，通过由提供硅源气体和卤化物气体的混合气体导致的低压外延生长，仅在沟槽93的内部生长外延膜94。 而且，如图20D中所示，通过外延膜94填充沟槽93直到外延膜94变得比用于形成沟槽的掩模92的表面高(第二工艺)。即，如图21中所示，通过利用使用硅源气体和卤化物气体的选择外延条件，不在掩模92上进行生长。在该填充中，通过提供卤化物气体来抑制沟槽填充外延层中的孔隙。\n[0141] 而且，如图20E中所示，通过使用掩模92作为停止层来抛光硅衬底90、91的主表面91a侧的外延膜94，并且将硅衬底90、91主表面91a侧平坦化(第三工艺)。 此时，利用掩模(氧化膜)92作为终点来进行抛光。 在这种情况下，与其中抛光整个硅面的情况相比，抛光区域只是外延填充区域。 因此，由于减少了抛光量，因而可以提高生产量。而且，由于通过掩膜(氧化膜)92的膜厚度离差(thickness dispersion)确定抛光离差(dispersion)，因此也可以提高在面内p/n列层的膜厚均匀特性。\n[0142] 随后，去除掩模92(第四工艺)。 如图20F中所示，将硅衬底90、91的主表面\n91a侧氧化作为牺牲层，且去除该牺牲氧化膜以便更好地被平坦化。可以根据需要进行牺牲层氧化和牺牲氧化膜的去除。\n[0143] 由此，在该实施例模式中，在通过外延膜填充沟槽之后通过使用掩模作为停止层可以减少抛光量并且可以容易地对衬底进行平坦化，同时抑制沟槽填充外延层中的孔隙。\n[0144] (第五实施例模式)\n[0145] 接下来，将主要通过与第四实施例模式的不同点来说明第五实施例模式。\n[0146] 图22A至22E示出了该实施例模式中的制造工艺图。\n[0147] 如前面提到的图20A中所示，在硅衬底90上形成外延膜91。如图20B中所示，将用于形成沟槽的掩模92设置在硅衬底90、91的主表面91a上。 通过从掩模92中用于形成沟槽的掩模开口部分92a蚀刻硅衬底91来形成沟槽93(第一工艺)。\n[0148] 如图22A、22B和22C中所示，在其中保留了掩模92的状态下，通过由提供硅源气体和卤化物气体的混合气体导致的外延生长在包括沟槽4内部的掩模92上进行膜形成，并通过外延膜95填充沟槽93(第二工艺)。 在该方法中，通过提供卤化物气体来抑制沟槽填充外延层中的孔隙。此时，在掩模92的上面上的膜可以是形成为单晶的膜(单晶膜)96和形成为多晶的膜(多晶膜)97，如图23C中所示。即，当增加沟槽填充外延生长的膜厚度时，最终的结构根据选择性即卤化物气体和硅源气体的比率而不同。 当选择性高时(当卤化物气体的流速增加时)，单晶在掩模(氧化膜)92上生长。与此相比，当选择性低时(当HCl小时)，多晶硅生长在掩模(氧化膜)92的整个面或一部分上。 由此，在第二工艺中，通过由提供硅源气体和卤化物气体的混合气体所导致的外延生长，单晶的膜96可形成于掩模上，并且多晶的膜97也可形成在掩模上。\n[0149] 之后，如图22D和23D中所示，利用掩模92作为停止层来抛光掩模92上侧的膜(图22C的膜95、96和图23C的膜95、97)。然后平坦化硅衬底90、91的主表面91a侧(第三工艺)。\n[0150] 随后，如图22E中所示，去除掩模92(第四工艺)。 之后，将硅衬底90、91的主表面91a侧氧化作为牺牲层，并去除该牺牲氧化膜，以便被更好地平坦化。 可以根据需要来进行牺牲氧化层和牺牲氧化膜的去除。\n[0151] 由此，在该实施例模式中，在通过外延膜填充沟槽之后通过使用掩模作为停止层可以容易地对衬底进行平坦化，同时抑制沟槽填充外延层中的孔隙。 在第二至第五实施例模式中，如第一实施模式中所说明的，根据在沟槽填充外延时间处的沟槽纵横比，优选满足Y<0.2X+0.1、Y<0.2X+0.05和Y<0.2X。 而且，在卤化物气体中优选使用氯化氢、氯、氟、三氟化氯、氟化氢和溴化氢中的一种，而在硅源气体中优选使用甲硅烷、乙硅烷、二氯硅烷和三氯硅烷中的一种。 而且，在沟槽中，底面是(110)面，且(111)面包括在侧面上。 否则，在沟槽中，优选底面是(100)面，且(100)面包括在侧面上。\n[0152] 在目前为止所作的说明中，将n型外延膜形成在n+衬底中，并且沟槽形成在其主表面(上面)上，且以该n型外延膜作为硅衬底。 然而本发明也可应用于其中沟槽直接形成在体衬底中的情况。\n[0153] (第六实施例模式)\n[0154] 图26示出了在该实施例模式中纵向型沟槽栅MOSFET的截面图。图27是图26中元件部分中主要部分的放大图。\n[0155] 在图27中，在n+硅衬底1上形成作为源区的外延膜2，并在该外延膜2上形成+\n外延膜3。 沟槽4在底侧的外延膜2中被设置成平行。 沟槽4穿过外延膜2并到达n 硅衬底1。 外延膜5填充在沟槽4中。 沟槽4中的外延膜5的导电类型是p型，并且沟槽\n4的横向区6的导电类型是n型。由此，将p型区5和n型区6交替设置在横向方向上。\n由此，形成了其中MOSFET的漂移层具有p/n列结构的所谓超结结构。\n[0156] 在上述上侧的外延膜3中，在其表面层部分中形成p阱层7。在外延膜3中将用于栅极的沟槽8设置成平行，并将其形成为比p阱层7深。 栅氧化膜9形成于沟槽8的+\n内部面上。 多晶硅栅电极10设置在栅氧化膜9的内部方向上。 n 源区11形成在外延膜+\n3的上表面上与沟槽8相邻接的部分中的表面层部分中。 而且，p 源接触区12形成在p型外延膜3的上表面上的表面层部分中。 每个沟槽8在外延膜3中的p阱层7和上面的- -\n外延膜2(漂移层)之间都形成了n 缓冲区13。 该n 缓冲区13包括沟槽8的底面部分-\n并与漂移层中的n型区6相邻接，也与p阱层7相邻接。 而且，在每个沟槽8的n 缓冲-\n区13之间形成p 区14。\n[0157] 未示出的漏电极形成在n+硅衬底1的下面上，并且电连接到n+硅衬底1。而且，+ +\n未示出的源电极形成在外延膜3的上面上，并且电连接到n 源区11和p 源接触区12。\n[0158] 在其中将源电压设置为地电势且将漏电压设置为正电势的状态下，通过施加预定正电压作为栅电势来开启晶体管。 当晶体管开启时，在与p阱层7中的栅氧化膜9相+\n邻接的部分中形成反向层。 使电子通过该反向层在源和漏之间流动(从n 源区11、p阱- +\n层7、n 缓冲区13、n型区6到n 硅衬底1)。 在反偏压施加时间(在其中将源电压设置为地电势并且将漏电压设置为正电势的状态下)，耗尽层从p型区5和n型区6的pn结部- - -\n分、n 缓冲区13和p 区14的pn结部分以及n 缓冲区13和p阱层7的pn结部分扩展。\np型区5和n型区6被耗尽，并获得高耐压。\n[0159] 另一方面，在图26中，n型区6和p型区5也在横向方向上交替设置在元件部分周围的终端部分中。而且，在外围侧上从外延膜3上表面上的元件部分形成LOCOS氧化膜15。\n[0160] 接下来，将说明该实施例模式中纵向型沟槽栅MOSFET的制造方法。\n[0161] 首先，如图28A中所示，制备n+硅衬底1，且在该n+硅衬底1上形成n型外延膜2。然后多个沟槽220形成于芯片外围部分中的外延膜2中，且将氧化硅膜221填充在该沟槽220中。 而且，对外延膜2的上表面进行平坦化。\n[0162] 随后，如图28B中所示，在n型外延膜2上形成氧化硅膜222，且将其图案化为预定形状，以便对于该氧化硅膜222获得预定沟槽。 利用氧化硅膜222作为掩模来对n型外延膜2进行各向异性蚀刻(RIE)或使用碱性各向异性蚀刻溶液(KOH、TMAH等)的湿法蚀刻，并形成到达硅衬底1的沟槽4。此时，形成多个沟槽4，以使得相邻沟槽之间的间隔Lt大于沟槽宽度Wt。\n[0163] 沟槽可以具有带状图形和点状(正方形、六边形等)图形，且沟槽具有周期特性就足够了。\n[0164] 随后，如图28C中所示，去除用作掩模的氧化硅膜222。 而且，在去除作为掩模的氧化膜222之后优选进行氢退火。 如图28D中所示，在包括沟槽4的内表面的该n型外延膜2上形成具有比n型外延膜2的杂质浓度高的浓度的p型外延膜223，通过该外延膜223填充沟槽4的内部。 在通过外延膜223填充该沟槽4的内部的工艺中，将硅源气体和卤化物气体的混合气体用作提供到硅衬底的气体，以形成外延膜223。 通过使用该混合外延进行从沟槽底部部分开始的正锥形生长。 具体地，将甲硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)和四氯化硅(SiCl4)中的一种用作硅源气体。 尤其，优选将二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)和四氯化硅(SiCl4)中的一种用作硅源气体。 将氯化氢(HCl)、氯(Cl2)、氟(F2)、三氟化氯(ClF3)、氟化氢(HF)和溴化氢(HBr)中的一种用作卤化物气体。\n[0165] 而且，在反应速度确定条件下形成外延膜223。 尤其，当将甲硅烷或乙硅烷用作硅源气体时，将膜形成温度的上限设置为950℃。 当将二氯硅烷烷用作硅源气体时，将膜形成温度的上限设置为1100℃。 当将三氯硅烷用作硅源气体时，将膜形成温度的上限设置为1150℃。当将四氯化硅用作硅源气体时，将膜形成温度的上限设置为1200℃。\n而且，当将膜形成真空度设置为从常压至100Pa的范围时，将膜形成温度的下限设置为-5\n800℃。 当将膜形成真空度设置为从100Pa到1×10 Pa的范围时，将膜形成温度的下限设置为600℃。 由此，实验性地证实了可以在不产生晶体缺陷的情况下进行外延生长。\n[0166] 而且，设置Ne2×Wt＝Ne1×Lt，作为沟槽4的宽度Wt、相邻沟槽之间的间隔Lt、n型外延膜2的杂质浓度Ne1和p型外延膜223的杂质浓度Ne2要满足的关系。\n[0167] 之后，从外延膜223的上表面侧进行平坦化和抛光，并暴露出外延膜(n型硅层)2，如图29A中所示。 由此，在横向方向上交替设置p型区5和n型区6。 而且，去除了在芯片外围部分的沟槽220中的氧化硅膜221(见图28D)。\n[0168] 如图29B中所示，然后在外延膜2上形成p-型外延膜224。 而且，如图29C- -\n中所示，通过离子注入，在与p 型外延膜224中的n型区6相邻接的部分中形成n 缓冲区13。 此时，在设置在芯片外围部分中的沟槽220中的外延膜224的上表面上形成凹陷\n225。 该凹陷225用作对准标记，并与光掩模在适当位置上对准。\n[0169] 随后，如图29D中所示，在p-型外延膜224上形成p-型外延膜226。\n[0170] 之后，如图26中所示，形成LOCOS氧化膜15。 而且，在元件部分中形成p阱+ +\n层7、沟槽8、栅氧化膜9、多晶硅栅电极10、n 源区11和p 源接触区12。 而且，形成+ +\n电极和布线。 在该元件部分的形成中，当通过离子注入形成n 源区11、p 源接触区12等时，在设置在图29D中芯片外围部分中的沟槽220中的外延膜226的上表面上形成凹陷\n227。 该凹陷227用作对准标记并与光掩模在适当位置上对准。\n[0171] 将硅源气体和卤化物气体的混合气体用作提供到硅衬底1、2的气体，以便在n型外延膜2中形成沟槽4之后形成外延膜223，一直到从外延膜223的膜形成开始沟槽4的内部被外延膜223埋入为止。 然而，广义而言，在通过外延膜223至少填充沟槽4内部的最终工艺中，可以将硅源气体和卤化物气体的混合气体用作提供到硅衬底1、2的气体，以形成外延膜223。\n[0172] 在这种制造工艺中，将通过使用图30A、30B和30C来具体说明图28C和28D中示出的埋入外延膜形成工艺。\n[0173] 如图30A中所示，在形成在n+硅衬底1上的外延膜2中形成沟槽4。 之后，如图30C中所示，通过外延膜223填充沟槽4的内部。 此时，如图30B中所示，作为外延膜223的膜形成条件，通过对于在沟槽侧面上生长的外延膜223引入卤化物气体，将沟槽开口部分中的生长速度设置为比在深于该沟槽开口部分的部分中的生长速度慢。 即，当把沟槽开口部分中的生长速度设置为ra，而将比该沟槽开口部分深的部分中的生长速度设置为rb时，设置raNe1)厚。\n[0192] (G)作为填充外延浓度条件，将p型外延膜223的浓度Ne2和沟槽宽度Wt的总数(sum)(＝Ne2×Wt)以及n型外延膜2的浓度Ne1和相邻沟槽4之间间隔Lt的总数(＝Ne1×Lt)设置为相等(Ne2×Wt＝Ne1×Lt)。\n[0193] 而且，关于衬底面方位，如图28C中所示，通过使用Si(110)衬底根据混合外延的底部部分选择特性将沟槽侧面设置为Si(111)。 否则，通过使用Si(100)衬底将沟槽侧面设置为Si(100)。 由此，其在填充特性方面变得优良。\n[0194] 根据上述实施例模式，可以获得以下效果。\n[0195] (8)作为半导体衬底的制造方法，设置第一工艺和第二工艺。在第一工艺中，在形成在n型(第一导电类型)的硅衬底1上的n型(第一导电类型)的外延膜2中形成多个沟槽4，以使相邻沟槽4之间的间隔Lt大于沟槽宽度Wt。 在第二工艺中，通过使用硅源气体和卤化物气体的混合气体作为所提供的气体，将具有比外延膜2的杂质浓度高的浓度的p型(第二导电类型)的外延膜223形成于包括沟槽4内部的该外延膜2上，以在用于至少填充沟槽4的最终工艺中形成p型外延膜223。于是沟槽4的内部被p型外延膜\n223填充。\n[0196] 因此，在用于至少填充沟槽4的最终工艺中，通过使用硅源气体和卤化物气体的混合气体作为所提供的气体来进行膜形成，以形成p型外延膜223。于是通过p型外延膜223来填充沟槽4的内部。 由此，可抑制沟槽开口部分的阻挡。 另一方面，可通过使相邻沟槽之间的间隔Lt形成为大于沟槽宽度Wt来提高生长速度。\n[0197] 由此，当通过外延膜223填充沟槽4和制造半导体衬底时，可以协调对沟槽开口部分的阻挡的抑制和生长速度的提高。\n[0198] (9)在用于通过p型外延膜223填充沟槽4内部中时至少填充沟槽4的最终工艺中，作为外延膜223的膜形成条件，相对于在沟槽侧面上生长的外延膜，将沟槽开口部分中的生长速度设置为比在该沟槽开口部分深的部分中的生长速度低。 由此，抑制了由于外延膜223而导致在沟槽开口部分中的阻挡，并可提高在沟槽4中的填充特性。\n[0199] (10)当将沟槽4的宽度设置为“Wt”，将相邻沟槽4之间的间隔设置成“Lt”，将n型外延膜2的杂质浓度设置为“Ne1”，并将用于填充的p型外延膜223的杂质浓度设置为“Ne2”时，满足以下关系。\n[0200] Ne2×Wt＝Nel×Lt (F7)\n[0201] 因此，在超结结构中进行最佳耗尽形成中可进行优化。\n[0202] (11)在第二工艺中形成p型(第二导电类型)外延膜中，当将卤化物气体的标准流速设置为X[slm]且将生长速度设置为Y[μm/分钟]时，设置以下关系。 即，当沟槽的纵横比小于10时设置成满足Y<0.2X+0.1。 而且，当沟槽的纵横比为10或更大并且小于20时设置成满足Y<0.2X+0.05。 而且，当沟槽的纵横比为20或更大时设置成满足Y<0.2X。 从用外延膜有效填充沟槽同时抑制孔隙产生的观点来说，优选这些关系。\n[0203] 在目前为止作出的说明中，将第一导电类型设置成n型，并且将第二导电类型设置成p型。 然而，相反地，也可以将第一导电类型设置成p型，并且也可以将第二导+\n电类型设置成n型(具体地，图26中，衬底1设置成p，区域5设置成n型，区域6设置成p型)。\n[0204] 上述公开内容具有以下方面。\n[0205] 根据本公开内容的第一方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在硅衬底主表面上和沟槽中形成第一外延膜，从而用第一外延膜填充沟槽；以及通过使用硅源气体和卤化物气体的另一混合气体在第一外延膜上形成第二外延膜。 形成第一外延膜的步骤具有在硅衬底的主表面上以第一生长速度生长第一外延膜的第一工艺条件。 形成第二外延膜的步骤具有在硅衬底的主表面上以第二生长速度生长第二外延膜的第二工艺条件。 第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0206] 在上述方法中，由于将卤化物气体用于形成第一外延膜，因此在沟槽中的第一外延膜基本不具有孔隙。 而且，由于第二外延膜的第二生长速度比第一外延膜的第一生长速度大，因此可改善生产时间，即器件的制造时间。 因此，简化了器件表面的平坦化。\n[0207] 或者，该方法可进一步包括步骤：在形成第二外延膜的步骤之后对硅衬底的主表面上的第二外延膜的表面进行抛光。\n[0208] 或者，在形成第一外延膜的步骤中，可以以第一卤化物气体流速使卤化物气体流动。在形成第二外延膜的步骤中，可以以第二卤化物气体流速使卤化物气体流动。 第二卤化物气体流速小于第一卤化物气体流速，从而第二外延膜的第二生长速度大于第一外延膜的第一生长速度。 而且，在形成第二外延膜的步骤中，混合气体可以不包括卤化物气体，以使第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0209] 或者，在形成第一外延膜的步骤中，可以以第一硅源气体流速使硅源气体流动。在形成第二外延膜的步骤中，可以以第二硅源气体流速使硅源气体流动。 第二硅源气体流动速度比第一硅源气体流动速度大，以使第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0210] 或者，在形成第一外延膜的步骤中，第一工艺条件可包括第一工艺温度。 在形成第二外延膜的步骤中，第二工艺条件可包括第二工艺温度。 第二工艺温度高于第一工艺温度，以使第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0211] 或者，在形成第一外延膜的步骤中，第一工艺条件可包括第一工艺压力。 在形成第二外延膜的步骤中，第二工艺条件可包括第二工艺压力。 第二工艺压力比第一工艺压力大，以使第二外延膜的第二生长速度比第一外延膜的第一生长速度大。\n[0212] 或者，在形成第一外延膜的步骤中，第一外延膜可通过低压CVD方法形成，且在形成第二外延膜的步骤中，第二外延膜可通过低压CVD方法形成。 而且，在形成第一外延膜的步骤中，第一外延膜可通过低压CVD方法形成，且在形成第二外延膜的步骤中，第二外延膜可通过大气压力CVD方法形成。\n[0213] 或者，在形成第二外延膜的步骤中，第二工艺条件可包括不同于第一工艺条件的至少两个不同的参数，以使第二外延膜的第二生长速度比第一外延膜的第一生长速度大，并且从由卤化物气体流速、硅源气体流速、工艺温度和工艺压力构成的组中选择至少两个不同的参数。\n[0214] 或者，以使选自由卤化物气体流速、硅源气体、工艺温度和工艺压力构成的组中的至少一个参数逐渐改变从而使第二外延膜的第二生长速度比第一外延膜的第一生长速度大的方式，将形成第一外延膜的步骤连续地切换到形成第二外延膜的步骤。\n[0215] 或者，该方法可进一步包括步骤：通过使用高温计从硅衬底的主表面侧监控第一外延膜的表面温度。 当在预定监控温度处高温计的输出信号变得基本恒定时，将形成第一外延膜的步骤切换到形成第二外延膜的步骤。\n[0216] 或者，卤化物气体可以是氯化氢气体、氯气、氟气、三氟化氯气体、氟化氢气体或溴化氢气体。 或者，硅源气体可以是甲硅烷气体、乙硅烷气体、二氯硅烷气体或三氯硅烷气体。\n[0217] 或者，沟槽可具有底和侧表面。 沟槽的底部包括(110)晶面，而沟槽的侧表面包括(111)晶面。 而且，沟槽的底部可以包括(100)晶面，而沟槽的侧表面可以包括(100)晶面。\n[0218] 或者，在形成第一外延膜的步骤中，可以以标准流速使卤化物气体流动，其限定为X，单位为slm，可以以一生长速度来生长第一外延膜，其限定为Y，单位为微米每分钟。当沟槽具有小于10的纵横比时，卤化物气体的标准流速和第一外延膜的生长速度具有关系：Y<0.2X+0.1。 而且，当沟槽具有等于或大于10且小于20的纵横比时，卤化物气体的标准流速和第一外延膜的生长速度具有关系：Y<0.2X+0.05。而且，当沟槽具有等于或大于20的纵横比时，卤化物气体的标准流速和第一外延膜的生长速度具有关系：\nY<0.2X。\n[0219] 或者，硅衬底可以具有第一导电类型。沟槽包括在硅衬底中的多个凹槽。 在相邻两个凹槽之间的硅衬底具有一宽度，该宽度大于凹槽宽度。 第一外延膜具有第二导电类型，且第一外延膜具有比硅衬底的杂质浓度高的杂质浓度。 而且，在形成第一外延膜的步骤中，在凹槽开口附近第一外延膜的生长速度可以比凹槽中第一外延膜的生长速度小。而且，将凹槽宽度限定为W，且将相邻两个凹槽之间的硅衬底宽度限定为L。 将硅衬底的杂质浓度限定为N1，并且将第一外延膜的杂质浓度限定为N2。 凹槽宽度、硅衬底宽度、硅衬底杂质浓度和第一外延膜的杂质浓度具有关系：N2×W＝N1×L。\n[0220] 根据本公开内容的第二方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成沟槽；以及通过使用硅源气体和卤化物气体的混合气体在沟槽中形成外延膜，从而用该外延膜填充沟槽。 在形成外延膜的步骤中，在硅衬底的主表面上不形成外延膜，并且当沟槽中外延膜的顶面和硅衬底的主表面处于同一平面时，完成形成外延膜的步骤。\n[0221] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简化了器件表面的平坦化。\n[0222] 根据本公开内容的第三方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面，在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底的沟槽中形成外延膜，从而用外延膜填充该沟槽；并且在形成外延膜的步骤之后去除该掩模。 在形成外延膜的步骤中，不在掩模上形成外延膜，且当沟槽中的外延膜顶表面和硅衬底的主表面在同一平面上时完成形成外延膜的步骤。\n[0223] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简化了器件表面的平坦化。\n[0224] 根据本公开内容的第四方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底的沟槽中形成外延膜，从而用外延膜填充沟槽，其中外延膜不形成在掩模上，且当沟槽中外延膜的顶表面比硅衬底的主表面高时，完成形成外延膜的步骤；通过使用掩模作为抛光停止层来抛光硅衬底主表面侧上的外延膜表面，从而平坦化硅衬底的主表面侧；并在抛光外延膜表面的步骤之后去除该掩模。\n[0225] 在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。 而且，简化了器件表面的平坦化。\n[0226] 或者，该方法可进一步包括步骤：在去除掩模的步骤之后氧化硅衬底的主表面，以在主表面上形成牺牲氧化层；并且去除该牺牲氧化层。\n[0227] 根据本公开内容的第五方面，用于制造半导体器件的方法包括以下步骤：在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在掩模上和沟槽中形成外延膜，从而用外延膜填充沟槽；通过使用掩膜作为抛光停止层来抛光在硅衬底的主表面侧上的外延膜表面，从而平坦化硅衬底的主表面侧；并且在抛光外延膜表面的步骤之后去除该掩模。\n[0228] 在上述方法中，由于卤化物气体用于形成外延膜，因此在沟槽中的该外延膜基本上不具有孔隙。 而且，简化了器件表面的平坦化。\n[0229] 或者，在形成外延膜的步骤中，掩模上的外延膜可由单晶制成。 而且，在形成外延膜的步骤中，在掩模上的外延膜可由多晶制成。\n[0230] 根据本公开内容的第六方面，外延生长装置包括：一个室；设置在该室中并固定硅衬底的卡盘，其中硅衬底具有主表面，其上设置了沟槽；用于控制硅源气体的气体流速的第一气流控制器，其中将硅源气体引入到室中，以便在硅衬底上形成外延膜；用于控制卤化物源气体的气体流速的第二气流控制器，其中将卤化物气体引入到室中；用于控制室中工艺温度的温度控制器；用于控制在室中的工艺压力的压力控制器；用于监控室中硅衬底上外延膜表面温度的高温计；用于基于高温计的输出信号控制第一气流控制器、第二气流控制器、温度控制器和压力控制器中至少一个的主控制器。 主控制器切换硅源气体的气体流速、卤化物源气体的气体流速、工艺温度和工艺压力中的至少一个，以便当在预定监控表面温度下高温计的输出信号变得基本恒定时增加外延膜的生长速度。\n[0231] 通过使用上述装置，在沟槽中形成外延膜而基本不具有孔隙。 而且，简化了器件表面的平坦化。\n[0232] 根据本公开内容的第七方面，用于制造半导体器件的方法包括以下步骤：在第一导电类型的硅衬底上形成第一导电类型的第一外延膜；在第一外延膜中形成多个沟槽，其中在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度；在第一外延膜上和沟槽中形成第二导电类型的第二外延膜，从而用第二外延膜填充沟槽，其中第二外延膜具有比第一外延膜高的杂质浓度。 形成第二外延膜的步骤包括最终步骤，在该步骤中将硅源气体和卤化物气体的混合气体用于形成第二外延膜。\n[0233] 在上述方法中，在用第二外延膜填充沟槽之前没有用第二外延膜覆盖沟槽开口。 而且，由于在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度，因此增加了第二外延膜的生长速度\n[0234] 虽然已经参考其优选实施例描述了本发明，但是可以理解，本发明不限于优选实施例和结构。 本发明旨在覆盖各种修改和等效设置。 此外，虽然优选各种组合和结构，但是包括更多、更少或仅单个元件的其它组合和结构也在本发明的精神和范围之内。