位平面编码方法及实现该方法的电路

发明专利无效专利

申请号：
CN200710051921.0
IPC分类号：H04N7/24;H04N7/26;G06T9/00
申请日期：
2007-04-19
申请人：
华中科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	位平面编码方法及实现该方法的电路
申请号	CN200710051921.0	申请日期	2007-04-19
法律状态	撤回	申报国家	中国
公开/公告日	2007-10-17	公开/公告号	CN101056399
优先权	暂无	优先权号	暂无
主分类号	H04N7/24 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04N 图像通信，如电视 H04N7/00 电视系统（部件入H04N 3/00，H04N 5/00；用于数字视频信号编码，解码，压缩或解压缩的方法或装置；可选的内容分发入H04N 21/00） H04N7/24 利用脉冲编码调制传输电视信号的系统（H04N 21/00优先）〔6，2011.01〕	IPC分类号	H;0;4;N;7;/;2;4;;;H;0;4;N;7;/;2;6;;;G;0;6;T;9;/;0;0查看分类表>
申请人	华中科技大学	申请人地址	湖北省武汉市洪山区珞喻路1037号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	华中科技大学	当前权利人	华中科技大学
发明人	熊承义;田金文;柳健
代理机构	华中科技大学专利中心	代理人	方放

摘要

位平面编码方法及实现该方法的电路，属于图像数据压缩领域，用于JPEG2000的位平面编码的软件和硬件实现，目的在于减少扫描冗余和复杂度，增强算法的并行性，提高系统数据处理能力。本发明的方法，对每一子块编码包括：(1)初始化步骤，(2)并行执行步骤，并行执行读入、编码通道预测和形成上下文子步骤，(3)结束步骤。本发明的电路包括输入数据缓冲寄存器单元、编码通道预测逻辑电路、编码通道状态寄存器单元、邻域重要性贡献生成电路和上下文形成逻辑电路单元；本发明一次扫描形成子块内所有系数位样本上下文，实现无冗余扫描、在单时钟周期并行形成一个条带列4个系数所有位样本的上下文；数据处理能力比同类设计提高4倍，性价比更优。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供