一种用于高速ADC的降低亚稳态率的方法

发明专利有效专利

申请号：
CN202110301988.5
IPC分类号：H03M1/10
申请日期：
2021-03-22
申请人：
电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种用于高速ADC的降低亚稳态率的方法
申请号	CN202110301988.5	申请日期	2021-03-22
法律状态	公开	申报国家	中国
公开/公告日	2021-08-06	公开/公告号	CN113225079A
优先权	暂无	优先权号	暂无
主分类号	H03M1/10 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03M 一般编码、译码或代码转换（用射流方法入F15C 4/00；光学模/数转换器入G02F 7/00；专用于特殊应用的编码、译码或代码转换见有关小类，例如G01D，G01R，G06F，G06T，G09G，G10L，G11B，G11C，H04B，H04L，H04M，H04N；专用于密码技术或涉及需要保密的其他目的的编码或译码入G09C）〔4〕 H03M1/00 模/数转换；数/模转换（模拟值转换到差分调制或相反转换入H03M 3/00）〔4〕 H03M1/10 校正或测试〔4〕	IPC分类号	H;0;3;M;1;/;1;0查看分类表>
申请人	电子科技大学	申请人地址	四川省成都市高新区（西区）西源大道2006号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	电子科技大学	当前权利人	电子科技大学
发明人	周雄;潘波;张露露;李强
代理机构	暂无	代理人	暂无

摘要

动态比较器在高速ADC中应用广泛，然而因为高速ADC留给比较器进行比较的时间很短，这就很容易造成比较器在输入电压较小的情况下，很容易进入亚稳态，最终导致ADC误码率升高。传统单一比较器结构以及DAC异步翻转方式，很难降低比较器亚稳态率且提高ADC整体速度。本发明采用双比较器结构，这将大大降低比较器同时进入亚稳态的概率，从而降低整个ADC进入亚稳态的概率。在双比较器结构的基础上，本发明采用两组电容阵列并且相互连接，数字控制逻辑根据两个比较器的输出结果，分别控制两组DAC阵列中开关切换，这将大大加快量化过程，提高整个ADC的速度。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供