电流源电路及电流源的实现方法

1.一种电流源电路，其特征在于，包括
负比例电流源模块，输出与电源电压成负比例系数的输出电流I1；
正比例电流源模块，输出与电源电压成正比例系数的输出电流I2；
电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。
2.根据权利要求1所述的电流源电路，其特征在于，所述负比例电流源模块中，包括PMOS管M0和M1，以及NMOS管M2、M3和M4，所述PMOS管M0的源极接到电源端，栅极接到PMOS管M1的源极以及一个电阻R0的一端，R0的另一端接到电源端，所述PMOS管M0的衬底端连接电位V1，当V1的电位低于所述电源端的电位时，保证所述PMOS管M0源极和衬底端的PN结不会正偏，所述PMOS管M0的漏极与所述PMOS管M1的栅极以及NMOS管M2的漏极相连接，所述PMOS管M1的漏极与NMOS管M3的漏极以及NMOS管M2、M3和M4的栅极都连接在一起，所述NMOS管M2、M3和M4的源极都接地，所述PMOS管M1、NMOS管M2、M3和M4的衬底端都接到其各自的源极，所述NMOS管M4的漏极输出与电源电压成负比例系数的输出电流I1。
3.根据权利要求1所述的电流源电路，其特征在于，所述正比例电流源模块中，包括NMOS管M5和M6，所述NMOS管M5的漏极通过一个电阻R1连接到电源端，所述NMOS管M5的栅极和漏极，以及NMOS管M6的栅极都连接在一起，所述NMOS管M5和M6的源极都接地，所述NMOS管M5和M6的衬底端都接到其各自的源极，所述M6的漏极输出与电源电压成正比例系数的输出电流I2。
4.根据权利要求1所述的电流源电路，其特征在于，所述电流输出模块包括PMOS管M7和M8，所述PMOS管M7的栅极与漏极，以及M8的栅极都连接在一起，所述PMOS管M7和M8的源极都接到电源端，所述PMOS管M7和M8的衬底端都连接到各自的源极，所述PMOS管M7的漏极同时连接到所述负比例电流源模块和正比例电流源模块的电流输出端，所述PMOS管M8的漏极作为电流源电路的电流输出端。
5.一种采用如权利要求1至4中任意一项所述的电流源电路实现的电流源实现方法，其特征在于，由所述负比例电流源模块输出与电源电压成负比例系数的输出电流I1，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流I2，电流I1和I2输入给所述电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。

电流源电路及电流源的实现方法\n技术领域\n[0001] 本发明涉及一种模拟电路，尤其是一种电流源电路。本发明还涉及一种电流源的实现方法。\n背景技术\n[0002] 在电路中，尤其是模拟电路中，电流源是一个非常重要而且常用的部件。现有的实现与电源电压无关的电流源电路结构如图1所示，其利用与电源电压无关的基准电压和理想放大器实现与电源电压无关的输出电流(Iout＝Vbg/Ra)。这种技术方案性能比较理想，实现了与电源电压无关的电流输出，但是实现该电路结构芯片面积比较大。图1中的Bandgap voltagereference表示带隙电压基准源，用于产生1.26V(即Vbg)左右的与电源电压无关的基准电压。\n发明内容\n[0003] 本发明所要解决的技术问题是提供一种电流源电路，以及一种电流源的实现方法，在实现与电源电压无关的电流输出的同时，能够避免结构复杂的带隙电压基准源的使用，减小芯片的面积。\n[0004] 为解决上述技术问题，本发明电流源电路的技术方案是，包括\n[0005] 负比例电流源模块，输出与电源电压成负比例系数的输出电流I1；\n[0006] 正比例电流源模块，输出与电源电压成正比例系数的输出电流I2；\n[0007] 电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。\n[0008] 本发明电流源实现方法的技术方案是，由所述负比例电流源模块输出与电源电压成负比例系数的输出电流I1，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流I2，电流I1和I2输入给所述电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I 1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。\n[0009] 本发明通过将与电源电压成正负比例的电流乘以一个系数之后进行叠加，实现了与电源电压无关的电流输出，并避免了结构复杂的带隙电压基准源的使用，减小芯片的面积。\n附图说明\n[0010] 下面结合附图和实施例对本发明作进一步详细的说明：\n[0011] 图1为现有的电流源电路的电路图；\n[0012] 图2为本发明电流源电路的电路图；\n[0013] 图3为本发明电流源电路中负比例电流源模块的电路图；\n[0014] 图4为本发明电流源电路中正比例电流源模块的电路图；\n[0015] 图5为基本电流镜的电路图。\n具体实施方式\n[0016] 本发明电流源电路，如图2所示，包括\n[0017] 负比例电流源模块，输出与电源电压成负比例系数的输出电流I1；\n[0018] 正比例电流源模块，输出与电源电压成正比例系数的输出电流I2；\n[0019] 电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。\n[0020] 其中，所述负比例电流源模块如图3所示，包括PMOS管M0和M1，以及NMOS管M2、M3和M4，所述PMOS管M0的源极接到电源端，栅极接到PMOS管M1的源极以及一个电阻R0的一端，R0的另一端接到电源端，所述PMOS管M0的衬底端连接电位V1，当V1的电位低于所述电源端的电位时，保证所述PMOS管M0源极和衬底端的PN结不会正偏，所述PMOS管M0的漏极与所述PMOS管M1的栅极以及NMOS管M2的漏极相连接，所述PMOS管M1的漏极与NMOS管M3的漏极以及NMOS管M2、M3和M4的栅极都连接在一起，所述NMOS管M2、M3和M4的源极都接地，所述PMOS管M1、NMOS管M2、M3和M4的衬底端都接到其各自的源极，所述NMOS管M4的漏极输出与电源电压成负比例系数的输出电流I1。\n[0021] 所述正比例电流源模块，如图4所示，包括NMOS管M5和M6，所述NMOS管M5的漏极通过一个电阻R1连接到电源端，所述NMOS管M5的栅极和漏极，以及NMOS管M6的栅极都连接在一起，所述NMOS管M5和M6的源极都接地，所述NMOS管M5和M6的衬底端都接到其各自的源极，所述M6的漏极输出与电源电压成正比例系数的输出电流I2。\n[0022] 所述电流输出模块如图2所示，包括PMOS管M7和M8，所述PMOS管M7的栅极与漏极，以及M8的栅极都连接在一起，所述PMOS管M7和M8的源极都接到电源端，所述PMOS管M7和M8的衬底端都连接到各自的源极，所述PMOS管M7的漏极同时连接到所述负比例电流源模块和正比例电流源模块的电流输出端，所述PMOS管M8的漏极作为电流源电路的电流输出端。\n[0023] 本发明还提供了一种采用上述电流源电路实现的电流源实现方法，由所述负比例电流源模块输出与电源电压成负比例系数的输出电流I1，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流I2，电流I1和I2输入给所述电流输出模块，将电流I1和电流I2分别乘以同比例放大或缩小的电流I2的正比例系数和电流I1的负比例系数后叠加，作为电流源的输出电流，I1和I2的系数之比与其各自对于电源电压VDD的相关系数之比成反比。\n[0024] 图5所示是一个基本电流镜，当MA和MB管均工作在饱和区时，由于VGSA＝VGSB，VGSA为MA管栅极和源极之间的电压，VGSB为MB管栅极和源极之间的电压，在理想情况下，MB管的漏电流IDB等于MA管的漏电流IDA或IDB与IDA成一定的比例关系。\n[0025] IDS由下式给出：\n[0026] 相 同 地 ， I D B 由 下 式 给 出 ：\n[0027] 因为VGSA＝VGSB，IDA和IDB的比值为：\n[0028] 其中，β＝W·L·μn·Cox。W为晶体管的沟道宽度度，L为晶体管的沟道长度，μn为晶体管的迁移率，Cox为单位面积的栅氧化层电容。\n[0029] 由公式(3)可知，通过调整MA管和MB管宽长比的比值，就可以得到期望的输出电流。\n[0030] 下面结合实施例对本发明进行进一步说明。如图2、图3和图4所示，M0和M1是PMOS晶体管，M2～M6为NMOS晶体管。电路中所有的晶体管的沟道长度都为1um。\n[0031] 对于图3所示的负比例电流源模块，由其电路结构可推导输出电流公式为：\n[0032] \n[0033] 其中Vth表示晶体管的阈值电压。\n[0034] 其中M0的源极接到了电源电压VDD上，而衬底则接到了一个与电源电压无关的电位V1上。需要特别注意的是，必须严格保证不等式VDD-V1＜Vpn成立，Vpn表示PN结的正偏电压，典型值为0.7V；也就是说，必须严格保证V1电位不会低到使PMOS晶体管的衬底和源端构成的PN结正偏。\n[0035] 对于PMOS晶体管，考虑了体效应之后，晶体管的阈值电压可以表示为：\n[0036] \n[0037] 其中， 式中φMA是多晶硅栅和硅衬底的功函数之差的电压\n值，\n[0038] φF＝(kT/q)ln(Nsub/ni)，q是电子电荷，k是波尔兹曼常数，Nsub是衬底的掺杂浓度，Qdep是耗尽区的电荷。γ称为体效应系数。\n[0039] 因为VSB＝VDD-V1，其中VSB指的M0的源极电位和衬底电位的差值。\n[0040] 所以\n[0041] 而由于V1基本上保持不变，当VDD变大时，\n[0042] 因此M0的阈值电压的绝对值|Vth(M0)|将变小，所以I1′将变小，从而实现了与电源电压绝对值成负比例系数的输出电流。\n[0043] 基准电流I1′对VDD的相关系数(即敏感度)为：\n[0044] \n[0045] \n[0046] 因为Vth0和φF是工艺参数，不随VDD变化；而V1是基本不随VDD变化的电压。因此 可以把上式简化为：\n[0047] \n[0048] \n[0049] 由上面的表达式也可知，\n[0050] 如图4所示的正比例电流源模块，由电路结构可以推导输出电流公式为：\n[0051] \n[0052] 电路中，M5的源端和衬底短接，Vth基本上不随电源电压变化，即 因此当VDD变大时，I2′也随之变大。从而实现了与电源电压绝对值成正比例系数的输出电流。\n[0053] 基准电流I1′对VDD的相关系数(即敏感度)为：\n[0054] \n[0055] 因为VDD＞Vth，所以\n[0056] 通过把I1′和I2′按照一定的比例系数叠加得到：\n[0057] \n[0058] 因此，\n[0059] 其中K1和K2为电流比例系数，与工艺、电压和温度均无关。只要选择合适的比例系数，就可以得到与电源电压无关的输出电流Iout。\n[0060] 如图2所示，把正比例系数的输出电流和负比例系数的输出电流叠加得到与电源电压无关的输出电流。假设 在图3中，M4晶体管的沟道宽长比是M3的4倍，即K1＝4；在图4中，M6晶体管的沟道宽长比是M5的1倍，则K2＝1。从而得到：\n[0061] \n[0062] 即Iout与VDD无关。\n[0063] 综上所述，本发明通过将与电源电压成正负比例的电流乘以一个系数之后进行叠加，实现了与电源电压无关的电流输出，并避免了结构复杂的带隙电压基准源的使用，减小芯片的面积。