一种基于硬件逻辑电路的协议可重构万兆通信装置

实用新型专利有效专利

申请号：
CN201821655512.1
IPC分类号：H04L29/06;H04L29/08
申请日期：
2018-10-12
申请人：
华东师范大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于硬件逻辑电路的协议可重构万兆通信装置
申请号	CN201821655512.1	申请日期	2018-10-12
法律状态	授权	申报国家	中国
公开/公告日		公开/公告号
优先权	暂无	优先权号	暂无
主分类号	H04L29/06 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04L 数字信息的传输，例如电报通信（电报和电话通信的公用设备入H04M）〔4〕 H04L29/00 H04L 1/00至H04L 27/00单个组中不包含的装置、设备、电路和系统〔5〕 H04L29/02 通信控制；通信处理（H04L 29/12，H04L 29/14优先）〔5〕 H04L29/06 以协议为特征的〔5〕	IPC分类号	H;0;4;L;2;9;/;0;6;;;H;0;4;L;2;9;/;0;8查看分类表>
申请人	华东师范大学	申请人地址	上海市闵行区东川路500号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	华东师范大学	当前权利人	华东师范大学
发明人	刘一清;吴惑;石华
代理机构	上海蓝迪专利商标事务所（普通合伙）	代理人	徐筱梅;张翔

摘要

本实用新型公开了一种基于硬件逻辑电路的协议可重构万兆通信装置，其特点是该装置由输入接口模块、卸载及解析模块、缓存模块、重构模块、输出模块、接口转换模块、时钟模块和电源模块组成，所述输入接口模块与卸载及解析模块、缓存模块、重构模块和输出模块依次连接；所述卸载及解析模块与输出模块连接；所述缓存模块与接口转换模块连接；所述时钟和电源模块分别为各功能模块提供时钟和电源。本实用新型与现有技术相比具有电路逻辑结构简单，性能稳定，提高了服务器万兆数据通信时的处理器效率和主机CPU的工作效率，较好的解决了服务器之间需要万兆网络数据通信时网络协议处理负载较大的问题，维护性好。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供