快闪存储器及其形成方法

发明专利有效专利

申请号：
CN201310542809.2
IPC分类号：H01L21/8247;H01L21/28;H01L27/115;H01L29/423
申请日期：
2013-11-05
申请人：
中芯国际集成电路制造（上海）有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	快闪存储器及其形成方法
申请号	CN201310542809.2	申请日期	2013-11-05
法律状态	授权	申报国家	中国
公开/公告日	2015-05-13	公开/公告号	CN104617048A
优先权	暂无	优先权号	暂无
主分类号	H01L21/8247	IPC分类号	H;0;1;L;2;1;/;8;2;4;7;;;H;0;1;L;2;1;/;2;8;;;H;0;1;L;2;7;/;1;1;5;;;H;0;1;L;2;9;/;4;2;3查看分类表>
申请人	中芯国际集成电路制造（上海）有限公司	申请人地址	上海市浦东新区张江路18号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中芯国际集成电路制造（上海）有限公司	当前权利人	中芯国际集成电路制造（上海）有限公司
发明人	赵猛
代理机构	北京集佳知识产权代理有限公司	代理人	骆苏华

摘要

一种快闪存储器和快闪存储的形成方法，其中快闪存储器的形成方法包括：提供具有隔离结构的半导体衬底，在半导体衬底表面形成有隧穿介质层和第一浮栅导电层；形成覆盖于所述隔离结构和第一浮栅导电层表面的第二浮栅导电层；对所述第二浮栅导电层进行掺杂，使得第二浮栅导电层的刻蚀速率小于第一浮栅导电层的刻蚀速率；采用各向异性刻蚀工艺，刻蚀所述第二浮栅导电层，直至暴露出隔离结构的顶部，在所述第一浮栅导电层表面形成浮栅侧墙，且所述浮栅侧墙位于隔离结构侧壁；以所述浮栅侧墙为掩膜，刻蚀去除部分厚度的第一浮栅导电层。本发明增加浮栅和控制栅导电层的重叠面积，从而提高快闪存储器的耦合率，降低工作电压和功耗。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供