一种硅基InGaAs沟道双栅MOSFET器件及其制备方法

发明专利有效专利

申请号：
CN201711034834.4
IPC分类号：H01L29/78;H01L29/20;H01L29/423;H01L21/336;H01L21/28
申请日期：
2017-10-30
申请人：
桂林电子科技大学;桂林斯壮微电子有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种硅基InGaAs沟道双栅MOSFET器件及其制备方法
申请号	CN201711034834.4	申请日期	2017-10-30
法律状态	实质审查	申报国家	中国
公开/公告日	2018-03-23	公开/公告号	CN107833923A
优先权	暂无	优先权号	暂无
主分类号	H01L29/78 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L29/00 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件（H01L 31/00至H01L 47/00，H01L 51/05优先；除半导体或其电极之外的零部件入H01L 23/00；由在一个共用衬底内或其上形成的多个固态组件组成的器件入H01L 27/00）〔2，6〕 H01L29/66 按半导体器件的类型区分的〔2〕 H01L29/68 只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的（H01L 29/96优先）〔2〕 H01L29/76 单极器件〔2〕 H01L29/772 场效应晶体管〔6〕 H01L29/78 由绝缘栅产生场效应的〔2〕	IPC分类号	H;0;1;L;2;9;/;7;8;;;H;0;1;L;2;9;/;2;0;;;H;0;1;L;2;9;/;4;2;3;;;H;0;1;L;2;1;/;3;3;6;;;H;0;1;L;2;1;/;2;8查看分类表>
申请人	桂林电子科技大学;桂林斯壮微电子有限责任公司	申请人地址	广西壮族自治区桂林市七星区金鸡路1号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	桂林电子科技大学,桂林斯壮微电子有限责任公司	当前权利人	桂林电子科技大学,桂林斯壮微电子有限责任公司
发明人	李海鸥;王博;邹锋;刘洪刚;高喜;李琦;蒋振荣;张法碧;陈永和;肖功利;李跃
代理机构	北京中济纬天专利代理有限公司	代理人	石燕妮

摘要

本发明公开了一种能够提高栅控能力以及减小短沟道效应的硅基InGaAs沟道双栅MOSFET器件及其制备方法。所述硅基InGaAs沟道双栅MOSFET器件包括单晶硅衬底、介质键合层、隔离层、背栅电极、背栅介质层、背栅界面控制层、InGaAs沟道层、上界面控制层、III‑V族半导体源漏层、源漏金属层、顶栅介质层、顶栅电极；该制备方法包括步骤，首先在单晶硅衬底上设置第一键合片；然后在III‑V族半导体外延衬底上依次沉积背栅介质层的材料层、背栅电极的材料层、在隔离层、第二键合片；将第一键合片和所述第二键合片键合在一起，形成介质键合层；然后再成形、源漏金属层、顶栅介质层、顶栅电极。采用该硅基InGaAs沟道双栅MOSFET器件及其制备方法能够提高MOSFET器件的栅控能力，满足高性能III‑V族CMOS技术要求。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供