基于阈值逻辑的SET/MOS混合结构的加法器

发明专利有效专利

申请号：
CN201210001121.9
IPC分类号：H03K19/094
申请日期：
2012-01-05
申请人：
福州大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于阈值逻辑的SET/MOS混合结构的加法器
申请号	CN201210001121.9	申请日期	2012-01-05
法律状态	授权	申报国家	中国
公开/公告日	2012-07-25	公开/公告号	CN102611429A
优先权	暂无	优先权号	暂无
主分类号	H03K19/094 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03K 脉冲技术（脉冲特性测量入G01R；用脉冲调制正弦波振荡的入H03C；数字信息的传输入H04L；利用对振荡周期进行计数或积分来检定两个信号相位差的鉴别器电路入H03D 3/04；与发生器类型无关的或者并非特指的电子振荡发生器或脉冲发生器的自动控制、起振、同步或稳定入H03L；编码、一般译码或代码转换入H03M）〔4〕 H03K19/00 逻辑电路，即，至少有两个输入作用于一个输出的（用于应用模糊逻辑的计算机系统的电路入G06N 7/02）；倒向电路 H03K19/02 按所用组件的特征进行区分的（H03K 19/003至H03K 19/0175优先）〔3，5〕 H03K19/08 应用半导体器件的（H03K 19/173优先；其中半导体器件仅是二极管整流器的入H03K 19/12）〔3〕 H03K19/094 应用场效应晶体管的〔3〕	IPC分类号	H;0;3;K;1;9;/;0;9;4查看分类表>
申请人	福州大学	申请人地址	福建省福州市铜盘路软件大道89号软件园A区31号楼五层变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	福州大学	当前权利人	福州大学
发明人	魏榕山;陈锦锋;陈寿昌;何明华
代理机构	福州元创专利商标代理有限公司	代理人	蔡学俊

摘要

本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构的加法器，其仅由2个阈值逻辑门和1个反相器构成,共消耗3个PMOS管，3个NMOS管和3个SET。输入输出电压间具有较好的兼容性，输出电压摆幅为0.67V，有利于驱动下一级的电路，能够与其它电路进行集成设计。整个电路的平均功耗仅为20nW。与传统的基于CMOS技术的加法器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该加法器能够作为一个基本的算术单元，在数字信号处理器，微处理器，微控制器以及存储器等系统中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供