并行粘接位计算部件设计方法

发明专利无效专利

申请号：
CN200410023184.X
IPC分类号：G06F7/48;G06F7/50
申请日期：
2004-05-12
申请人：
中国人民解放军国防科学技术大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	并行粘接位计算部件设计方法
申请号	CN200410023184.X	申请日期	2004-05-12
法律状态	权利终止	申报国家	暂无
公开/公告日	2005-01-26	公开/公告号	CN1570846
优先权	暂无	优先权号	暂无
主分类号	G06F7/48 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F7/00 通过待处理的数据的指令或内容进行运算的数据处理的方法或装置（逻辑电路入H03K 19/00） G06F7/38 只利用数制表示，例如利用二进制、三进制、十进制表示来完成计算的方法或装置〔3〕 G06F7/48 应用非形成接触器件的，例如，电子管、固体器件；应用非特定的器件的〔3〕	IPC分类号	G;0;6;F;7;/;4;8;;;G;0;6;F;7;/;5;0查看分类表>
申请人	中国人民解放军国防科学技术大学	申请人地址	湖南省长沙市砚瓦池正街47号国防科学技术大学计算机学院变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国人民解放军国防科学技术大学	当前权利人	中国人民解放军国防科学技术大学
发明人	郝志刚;曾献君;刘鹏侠;邢座程;张民选;蒋江;李勇;邓让钰;李晋文;刘军;刘龙;胡建国;马驰远;衣晓飞;陈海燕
代理机构	湖南兆弘专利事务所	代理人	赵洪

摘要

本发明公开了一种并行粘接位计算部件设计方法，要解决的技术问题是采用一种并行计算粘接位的方法设计粘接位计算部件，使两个操作数的求和与计算粘接位并发执行，减少粘接位计算的延时。技术方案是首先对两个加数的舍入位右侧的m位进行预处理，得到进位传播值T和零值Z；然后对预处理的结果T和Z进行转换，得到转换结果f，对转换的结果的求“或”即得出粘接位的值；粘接位计算部件由预处理逻辑、转换逻辑、或逻辑组成，预处理逻辑由m个“异或”门和m个“或非”门组成，转换逻辑由m-1个“异或非”门组成。采用本发明的粘接位计算部件来实现粘接位计算比传统技术中的粘接位计算部件进行粘接位计算减少了log2m-2级逻辑延时。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供