高速多链路环网系统的硬件结构

发明专利有效专利

申请号：
CN200910073934.7
IPC分类号：H04L12/42;H04L25/02
申请日期：
2009-03-14
申请人：
中北大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	高速多链路环网系统的硬件结构
申请号	CN200910073934.7	申请日期	2009-03-14
法律状态	授权	申报国家	中国
公开/公告日	2009-08-12	公开/公告号	CN101505257
优先权	暂无	优先权号	暂无
主分类号	H04L12/42 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04L 数字信息的传输，例如电报通信（电报和电话通信的公用设备入H04M）〔4〕 H04L12/00 数据交换网络（存储器、输入/输出设备或中央处理单元之间的信息或其他信号的互连或传送入G06F13/00）〔5，2006.01〕 H04L12/28 以通路配置为特征的，例如LAN〔局域网〕或WAN〔广域网〕（无线通信网络入H04W）〔5，6〕 H04L12/42 环形网络〔5，6〕	IPC分类号	H;0;4;L;1;2;/;4;2;;;H;0;4;L;2;5;/;0;2查看分类表>
申请人	中北大学	申请人地址	山西省太原市尖草坪区学院路3号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中北大学	当前权利人	中北大学
发明人	甄国涌;李圣昆;任勇峰;张文栋;侯卓;赵慧芳;单彦虎;金银姬;牛玉源;郑永秋
代理机构	太原科卫专利事务所（普通合伙）	代理人	朱源;骆洋

摘要

本发明涉及仪器系统内的数据传输，具体是高速多链路环网系统的硬件结构。解决了现有仪器系统内并行总线数据传输结构制约仪器系统性能的问题，包括环网总线、插于环网总线的总线插槽的上设有功能模块电路的功能模块插板、至少一路包含与总线插槽等数量的高速2×2模拟交叉开关的通信链路、包含可编程门阵列FPGA和开关管理电路的控制模块，通信链路的开关依次置于环网总线的相邻总线插槽之间；各开关的片选端与开关管理电路的输出端连接；环网总线包含状态信号总线；功能模块插板上设有与功能模块电路连接的低压差分信号收发器。本发明具备硬件结构设计简单、传输速率高、通信效率高、可靠性高、工作方式灵活、易于扩展、节省硬件资源的特点。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供