处理器调试方法和系统

发明专利有效专利

申请号：
CN201810347283.5
IPC分类号：G06F11/07;G06F11/263
申请日期：
2018-04-17
申请人：
清华大学无锡应用技术研究院

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	处理器调试方法和系统
申请号	CN201810347283.5	申请日期	2018-04-17
法律状态	授权	申报国家	中国
公开/公告日	2018-10-09	公开/公告号	CN108628693A
优先权	暂无	优先权号	暂无
主分类号	G06F11/07 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/07 响应错误的产生，例如，容错〔7〕	IPC分类号	G;0;6;F;1;1;/;0;7;;;G;0;6;F;1;1;/;2;6;3查看分类表>
申请人	清华大学无锡应用技术研究院	申请人地址	北京市海淀区清华园1号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	清华大学,清华大学无锡应用技术研究院	当前权利人	清华大学,清华大学无锡应用技术研究院
发明人	刘雷波;朱敏;魏少军
代理机构	中科专利商标代理有限责任公司	代理人	暂无

摘要

本发明提供了一种处理器调试方法，所述处理器包括可重构计算阵列，所述可重构计算阵列包括多个处理单元以及与所述多个处理单元对应的多个寄存器。所述方法包括，接收调试指令，通过令牌控制至少一个处理单元在使能状态与非使能状态下切换，以控制所述可重构计算阵列执行所述调试指令，产生调试数据并存储于与所述至少一个处理单元对应的寄存器中，以及导出所述至少一个处理单元对应的寄存器中的调试数据。本发明还提供了一种处理器调试系统以及一种计算机可读存储介质。本发明实施例能够提高可重构处理器的调试效率。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供