一种基于FPGA实现HDMI2.1接口数据传输方法、装置及转换盒

发明专利有效专利

申请号：
CN202110410653.7
IPC分类号：H04N5/765
申请日期：
2021-04-14
申请人：
深圳市视显光电技术有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于FPGA实现HDMI2.1接口数据传输方法、装置及转换盒
申请号	CN202110410653.7	申请日期	2021-04-14
法律状态	实质审查	申报国家	中国
公开/公告日	2021-07-16	公开/公告号	CN113132662A
优先权	暂无	优先权号	暂无
主分类号	H04N5/765 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04N 图像通信，如电视 H04N5/00 电视系统的零部件（扫描部件或其与供电电压产生的组合入H04N 3/00）〔4，2011.01〕 H04N5/76 电视信号的记录〔3，4〕 H04N5/765 在用于记录的装置和另一装置之间的接口电路〔6〕	IPC分类号	H;0;4;N;5;/;7;6;5查看分类表>
申请人	深圳市视显光电技术有限公司	申请人地址	广东省深圳市南山区科苑路6号科技园工业大厦701室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	深圳市视显光电技术有限公司	当前权利人	深圳市视显光电技术有限公司
发明人	张朝春
代理机构	深圳市精英创新知识产权代理有限公司	代理人	黄文锋

摘要

本发明公开了一种基于FPGA实现HDM I2.1接口数据传输方法、装置及转换盒，涉及HDM I以及高清视频显示技术领域。该方法应用于FPGA芯片中，FPGA芯片包括收发器，该方法包括：接收视频数据源；对于各视频数据源的数据通道内的数据，并行执行如下步骤：若所述数据的格式为FRL格式，依次对所述数据进行TMDS Tr i‑Byte组流、FRL组包、FRL分块和Super块组合映射、插入RS前项纠错码以及FRL加扰码和编码处理；将所述数据的位宽变换为所述收发器适配的位宽，并将所述数据输入到所述收发器中。本发明实施例的技术方案，利用FPGA的高速收发器(Transce i ver)以及其并行数据处理的优势，完美实现HDM I 2.1接口数据的传输，从而有效解决由于HDM I2.1接口速率高、逻辑结构复杂度大而导致市面上无能够支持HDM I2.1接口芯片的难题。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供