摘要：一种碳化硅半导体衬底(10)包括第一主表面(10a)和与第一主表面(10a)相反的第二主表面(10b)。第一主表面(10a)具有大于100mm的最大直径，且碳化硅半导体衬底(10)具有不大于700μm的厚度。在从第一主表面(10a)的外周端部分(OR)朝向第一主表面(10a)的中心(O)的5mm以内的区域(OR2)中，在具有1mm2的面积的任意区域处，位错密度为不大于500/mm2。因此，提供有能抑制裂缝产生的碳化硅半导体衬底。

摘要：本发明提供一种能够减少碳化硅外延层中的基底面位错的碳化硅半导体衬底和其制造方法。在形成漂移层的第1半导体层和由碳化硅单晶晶片形成的基底衬底之间，通过外延生长设置由与漂移层为相同传导型的2层以上的半导体层构成的缓冲层，所述漂移层为用于制作成半导体装置的构成要件的层。在漂移层和此缓冲层的界面，构成缓冲层的半导体层之间的界面，上述缓冲层和基底衬底的界面，设置施主浓度的阶差，使漂移层侧的施主浓度低于基底衬底侧的施主浓度，由此与漂移层为单层相比，或者与设置由1层构成的缓冲层相比，能够将更多基底面位错转换为穿透刃型位错。

摘要：本发明提供一种空洞型结晶无瑕疵区达到更深处及制造时间缩短的硅半导体衬底及其制造方法。所述的衬底是一种由佐奇拉斯基法或施加磁场佐奇拉斯基法(Czochralski)所生长的硅单晶体制得的，该硅半导体衬底是(1)利用一满足关系式0.2≥V/S/R的硅半导体衬底，其中V代表空洞型缺陷的体积，S代表其表面积，R代表假设具有与具有体积V的空洞型缺陷同样体积的球状缺陷的半径，及(2)在1150℃度上将该衬底加以热处理而制得。