用于存储数据信号的编码方式

专利类型:
发明专利(2)
专利有效性:
无效专利(2)
法律状态:
权利终止(1)
驳回(1)
更多
高级筛选:

路标网共为您找到相关结果2

公开(公告)时间
申请时间

用于存储数据信号的编码方式

发明专利无效专利
  • 申请号:CN03153065.6
  • 申请人:英特尔公司
  • 申请日:1999-04-27
  • 主分类号:暂无
  • 公开(公告)日:2005-02-02
  • 公开/公告号:CN1574024
申请同类专利

摘要:按照本发明中的一个实施例,一种用于编码存储的数据信号以对存储介质中的存储单元进行容错的方法包含以下内容:有N+2个存储单元(110,120,130,140,150,160),N是一个正整数,又将每个存储单元分成N个存储块(D0,0...D3,0;D0,1...D3,1;D0,2...D3,2;D0,3...D3,3;D0,4...D3,4;D0,5...D3,5),则由(N)(N)块数据信号会产生出2N个奇偶校验信号块。将2N个奇偶校验信号块分配存储在N+2个存储单元中,以使2N个奇偶校验信号块不是仅仅存储在N+2个存储单元的其中两个单元中。

著录信息权利要求说明书PDF全文法律状态引证文献

用于存储数据信号的编码方式

发明专利无效专利
  • 申请号:CN99806126.3
  • 申请人:英特尔公司
  • 申请日:1999-04-27
  • 主分类号:暂无
  • 公开(公告)日:2001-06-20
  • 公开/公告号:CN1300433
申请同类专利

摘要:按照本发明中的一个实施例,一种用于编码存储的数据信号以对存储介质中的存储单元进行容错的方法包含以下内容:有N+2个存储单元(110,120,130,140,150,160),N是一个正整数,又将每个存储单元分成N个存储块(D0,0…D3,0;D0,1…D3,1;D0,2…D3,2;D0,3…D3,3;D0,4…D3,4;D0,5…D3,5),则由(N)(N)块数据信号会产生出2N个奇偶校验信号块。将2N个奇偶校验信号块分配存储在N+2个存储单元中,以使2N个奇偶校验信号块不是仅仅存储在N+2个存储单元的其中两个单元中。

著录信息权利要求说明书PDF全文法律状态引证文献
  • 1
前往
没找到想要的结果?为您推荐专业专利顾问检索  用于存储数据信号的编码方式 专利,更快更准确
免费
我想查:已帮助11125009位用户进行查询

*来源于国家知识产权局数据,仅供参考,专利服务由北京酷爱智慧知识产权代理公司提供