摘要：本发明涉及在半导体管芯上形成细节距的RDL的半导体器件和方法。半导体器件具有包括多个导电迹线的第一导电层。第一导电层形成在衬底上。利用窄节距形成导电迹线。在第一导电层上放置第一半导体管芯和第二半导体管芯。在第一和第二半导体管芯上沉积第一密封剂。移除衬底。在第一密封剂上沉积第二密封剂。在第一导电层和第二密封剂上形成堆积互连结构。堆积互连结构包括第二导电层。在第一密封剂中放置第一无源器件。在第二密封剂中放置第二无源器件。在第二密封剂中放置垂直互连单元。第三导电层形成在第二密封剂上并且经由垂直互连单元电气连接到堆积互连结构。

摘要：本发明涉及半导体器件和在半导体封装中使用标准化的载体的方法。一种半导体器件具有载体，该载体具有固定尺寸。从第一半导体晶圆中将多个第一半导体管芯分割。第一半导体管芯设置在载体上面。载体上面的第一半导体管芯的数目独立于从该第一半导体晶圆中分割的第一半导体管芯的尺寸和数目。在第一半导体管芯和载体上面以及在第一半导体管芯和载体周围淀积密封剂来形成重构的面板。在该重构的面板上面形成互连结构，同时使得密封剂缺乏该互连结构。经过密封剂将该重构的面板分割。从载体中去除第一半导体管芯。具有与第一半导体管芯的尺寸不同的尺寸的第二半导体管芯设置在载体上面。载体的固定尺寸独立于第二半导体管芯的尺寸。

摘要：半导体器件及形成嵌入式晶片级芯片规模封装的方法。半导体器件包括半导体管芯和沉积在半导体管芯上方和周围的密封剂。半导体晶片包括多个半导体管芯和基体半导体材料。凹槽被形成在基体半导体材料中。半导体晶片被穿过凹槽分割以分离半导体管芯。半导体管芯被设置在载体上方，半导体管芯之间具有500微米(μm)或更小的距离。密封剂覆盖半导体管芯的侧壁。扇入互连结构被形成在半导体管芯上方，同时密封剂保持不具有扇入互连结构。从半导体管芯的非有源表面移除密封剂的一部分。器件被穿过密封剂分割，同时留下设置为覆盖半导体管芯的侧壁的密封剂。覆盖侧壁的密封剂包括50μm或更小的厚度。

摘要：一种集成电路封装系统及其制造方法，所述系统包括衬底；形成在所述衬底上的模盖；在所述模盖中刻划的基准标记；被施加在所述衬底上并且参照所述基准标记的热界面材料；以及安装在所述热界面材料上的散热件，所述散热件通过相对于所述基准标记对齐的定位缺口被准确地定位。

摘要：平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法。半导体器件具有衬底。导电通孔穿过衬底而形成。多个第一接触焊盘在衬底的第一表面上方形成。多个第二接触焊盘在衬底的第二表面上方形成。虚设图案在衬底的第二表面上方形成。缺口在衬底的侧壁中形成。开口穿过衬底而形成。密封剂被沉积在开口中。绝缘层在衬底的第二表面上方形成。虚设开口在绝缘层中形成。半导体管芯被布置成邻近于衬底。密封剂被沉积在半导体管芯和衬底上方。衬底的第一表面包括比衬底的第二表面的宽度大的宽度。

摘要：平衡有虚设铜图案的嵌入PCB单元表面的半导体器件和方法。半导体器件具有衬底。导电通孔穿过衬底而形成。多个第一接触焊盘在衬底的第一表面上方形成。多个第二接触焊盘在衬底的第二表面上方形成。虚设图案在衬底的第二表面上方形成。缺口在衬底的侧壁中形成。开口穿过衬底而形成。密封剂被沉积在开口中。绝缘层在衬底的第二表面上方形成。虚设开口在绝缘层中形成。半导体管芯被布置成邻近于衬底。密封剂被沉积在半导体管芯和衬底上方。衬底的第一表面包括比衬底的第二表面的宽度大的宽度。

摘要：本发明涉及半导体器件和形成低廓形3D扇出封装的方法。一种半导体器件包括具有绝缘层和嵌入到绝缘层中的传导层的衬底。对传导层图案化以便形成传导垫或传导柱。衬底包括跨传导层形成的第一密封剂。第一开口使用压印工艺或者激光直接消融通过绝缘层和第一密封剂形成。将衬底分离成单独的单元，将这些单元安装到载体。将半导体管芯设置在衬底中的第一开口内。跨半导体管芯和衬底沉积第二密封剂。跨半导体管芯和衬底形成互连结构。通过第二密封剂且通过绝缘层形成开口以便暴露传导层。跨半导体管芯足迹外部的传导层在第二开口中形成凸块。

摘要：集成电路封装系统和制造集成电路封装系统的方法，所述系统包括：具有嵌入载盘的介电芯；在所述介电芯上的顶部阻焊层，嵌入载盘的载盘顶表面在所述顶部阻焊层下面；附接到所述嵌入载盘的器件互连件；以及具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。

摘要：半导体装置具有第一半导体小片。第一互连结构，诸如导电柱，其包括形成在导电柱之上的凸点，以及第二互连结构形成在所述第一半导体小片的外围区域。第二半导体小片布置在第一互连结构和第二互连结构之间的第一半导体小片之上。第二半导体小片的高度低于第一互连结构的高度。第二半导体小片的占用空间小于第一半导体小片的中央区域。密封体沉积在第一半导体小片和第二半导体小片之上。备选地，第二半导体小片布置在包括多个互连结构的半导体封装之上。实现来自单侧FO‑WLCSP的外部连通性而没有使用导电通孔以提供高的产量及装置可靠性。

摘要：集成电路封装系统及其制造方法，所述方法包括：提供具有未处理的引线的引线框；在所述未处理的引线的上表面上沉积蚀刻掩模，所述未处理的引线具有所述蚀刻掩模以及所述上表面的未形成掩模的部分；将集成电路管芯连接到所述未处理的引线；利用封装体包封所述引线框，所述未处理的引线的所述上表面从所述封装体露出；形成可侧焊的引线，所述形成可侧焊的引线的步骤包括在所述未处理的引线中形成槽，所述槽形成在所述蚀刻掩模的一部分之下，所述在所述未处理的引线中形成槽，所述槽形成在所述蚀刻掩模的一部分之下的步骤包括在所述槽之上形成所述蚀刻掩模的悬垂部分；移除所述蚀刻掩模；以及在所述可侧焊的引线上沉积镀层。

摘要：一种用于制造集成电路封装系统的系统和方法，所述方法包括：形成基础衬底，所述形成基础衬底的步骤包括：提供牺牲载体，将金属板安装在所述牺牲载体上，将顶部迹线施加到所述金属板，在所述顶部迹线上形成导电柱，在所述金属板、所述顶部迹线和所述导电柱上形成基础包封件，所述顶部迹线从所述基础包封件的顶面露出，以及移除所述牺牲载体和所述金属板；将集成电路器件安装在所述基础衬底上；以及以顶部包封件来包封所述集成电路器件和所述基础衬底。

摘要：一种半导体器件具有第一导电层和与所述第一导电层相邻布置的半导体管芯。在所述第一导电层和半导体管芯上沉积密封剂。在所述密封剂、半导体管芯和第一导电层上形成绝缘层。在所述绝缘层上形成第二导电层。将所述第一导电层的第一部分电连接到VSS并形成接地平面。将所述第一导电层的第二部分电连接到VDD并形成电源平面。第一导电层、绝缘层和第二导电层构成解耦电容器。在所述绝缘层和第一导电层上形成包括第二导电层的迹线的微带线。在嵌入虚管芯、互连单元或模块化PCB单元上提供第一导电层。

摘要：本发明涉及形成超高密度嵌入式半导体管芯封装的半导体器件和方法。半导体器件具有多个半导体管芯。第一预制绝缘膜被布置在半导体管芯上。在第一预制绝缘膜上形成导电层。在半导体管芯和第一预制绝缘膜上形成互连结构。在半导体管芯上层压第一预制绝缘膜。第一预制绝缘膜包括玻璃布料、玻璃纤维或玻璃填料。半导体管芯被嵌入第一预制绝缘膜内，其中第一预制绝缘膜覆盖半导体管芯的第一表面和侧表面。互连结构被形成在与第一表面相对的半导体管芯的第二表面上。在半导体管芯上布置第一预制绝缘膜之后，去除第一预制绝缘膜的一部分。在第一预制绝缘膜上布置第二预制绝缘膜。

摘要：本发明涉及形成超高密度嵌入式半导体管芯封装的半导体器件和方法。半导体器件具有多个半导体管芯。第一预制绝缘膜被布置在半导体管芯上。在第一预制绝缘膜上形成导电层。在半导体管芯和第一预制绝缘膜上形成互连结构。在半导体管芯上层压第一预制绝缘膜。第一预制绝缘膜包括玻璃布料、玻璃纤维或玻璃填料。半导体管芯被嵌入第一预制绝缘膜内，其中第一预制绝缘膜覆盖半导体管芯的第一表面和侧表面。互连结构被形成在与第一表面相对的半导体管芯的第二表面上。在半导体管芯上布置第一预制绝缘膜之后，去除第一预制绝缘膜的一部分。在第一预制绝缘膜上布置第二预制绝缘膜。

摘要：本发明涉及半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法。一种半导体器件包括半导体管芯。第一互连结构被设置在半导体管芯的外围区上。半导体部件被设置在半导体管芯上。半导体部件包括第二互连结构。半导体部件被设置在半导体管芯上以使第二互连结构与第一互连结构对准。第一互连结构包括多个互连单元，该多个互连单元围绕半导体管芯的第一和第二相邻侧设置以形成互连单元的围绕半导体管芯的L形边界。第三互连结构被形成在半导体管芯上，与第一互连结构垂直。绝缘层被形成在半导体管芯和第一互连结构上。形成通过绝缘层且进入第一互连结构的多个通孔，其中第二互连结构被设置在该通孔内。

摘要：本发明涉及半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法。一种半导体器件包括半导体管芯。第一互连结构被设置在半导体管芯的外围区上。半导体部件被设置在半导体管芯上。半导体部件包括第二互连结构。半导体部件被设置在半导体管芯上以使第二互连结构与第一互连结构对准。第一互连结构包括多个互连单元，该多个互连单元围绕半导体管芯的第一和第二相邻侧设置以形成互连单元的围绕半导体管芯的L形边界。第三互连结构被形成在半导体管芯上，与第一互连结构垂直。绝缘层被形成在半导体管芯和第一互连结构上。形成通过绝缘层且进入第一互连结构的多个通孔，其中第二互连结构被设置在该通孔内。

摘要：本发明涉及半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法。一种半导体器件包括标准化载体。半导体晶片包括多个半导体管芯和基底半导体材料。通过基底半导体材料的第一部分单切半导体晶片以分离半导体管芯。将半导体管芯设置在标准化载体上。标准化载体的尺寸与半导体管芯的尺寸无关。将密封剂沉积在标准化载体上且在半导体管芯周围。在半导体管芯上形成互连结构，同时使得密封剂没有互连结构。通过密封剂单切半导体器件。密封剂保持设置在半导体管芯的侧面上。可替换地，通过基底半导体的第二部分且通过密封剂来单切半导体器件以从半导体管芯的侧面去除基底半导体的第二部分和密封剂。

摘要：本发明涉及半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法。一种半导体器件包括标准化载体。半导体晶片包括多个半导体管芯和基底半导体材料。通过基底半导体材料的第一部分单切半导体晶片以分离半导体管芯。将半导体管芯设置在标准化载体上。标准化载体的尺寸与半导体管芯的尺寸无关。将密封剂沉积在标准化载体上且在半导体管芯周围。在半导体管芯上形成互连结构，同时使得密封剂没有互连结构。通过密封剂单切半导体器件。密封剂保持设置在半导体管芯的侧面上。可替换地，通过基底半导体的第二部分且通过密封剂来单切半导体器件以从半导体管芯的侧面去除基底半导体的第二部分和密封剂。

摘要：本发明涉及半导体器件和用于制作无凸块倒装芯片互连结构的方法。一种半导体器件包括具有接触焊盘的衬底。将掩模设置在衬底上。将铝可湿润性导电浆料印刷在衬底的接触焊盘上。将半导体管芯设置在铝可湿润性导电浆料上。使该铝可湿润性导电浆料回流以在衬底的接触焊盘上形成互连结构。接触焊盘包括铝。将半导体管芯的接触焊盘设置在铝可湿润性导电浆料上。使铝可湿润性导电浆料回流以在半导体管芯的接触焊盘和衬底的接触焊盘之间形成互连结构。将该互连结构直接形成在衬底和半导体管芯的接触焊盘上。在使铝可湿润性导电浆料回流之前对半导体管芯的接触焊盘进行蚀刻。环氧预点保持半导体管芯和衬底之间的分离。

摘要：本发明涉及在半导体管芯上形成支撑层的半导体器件和方法。一种半导体器件包括半导体管芯。密封剂在半导体管芯周围形成。堆积互连结构在半导体管芯的第一表面和密封剂上形成。第一支撑层在半导体管芯的第二表面上形成为与堆积互连结构相对布置的支撑基板或硅晶片。第二支撑层在第一支撑层上形成并且包括纤维增强聚合复合物材料，该纤维增强聚合复合物材料包括所包含的面积大于或等于半导体管芯的占位区的面积的占位区。该半导体管芯包括小于450微米(µm)的厚度。半导体管芯的厚度比半导体器件的总厚度与堆积互连结构和第二支撑层的厚度之间的差异小至少1µm。