摘要：本申请公开了数据输出缓冲器和包括其的半导体装置。该数据输出缓冲器包括第一驱动器，其被配置为根据输入信号来驱动数据输入/输出(I/O)焊盘，以及允许数据驱动能力根据阻抗校准码来被控制；以及第二驱动器，其被配置为对所述数据I/O焊盘执行去加重操作，以及允许去加重驱动能力根据所述阻抗校准码来被控制。

摘要：数据输出缓冲器。一种数据输出缓冲器包括上拉主驱动器，所述上拉主驱动器通过根据输入数据执行加重操作，经由输出端子输出具有高电平的输出数据；下拉主驱动器，所述下拉主驱动器根据所述输入数据经由所述输出端子输出具有低电平的输出数据；有源电感器控制器，所述有源电感器控制器通过检测所述输入数据的上升时段或下降时段来选择性地输出电感器激活电压；以及有源电感器，所述有源电感器响应于所述电感器激活电压而对所述输出端子选择性地执行去加重操作。

摘要：数据输出缓冲器和具有该数据输出缓冲器的存储装置。本公开涉及一种数据输出缓冲器和具有该数据输出缓冲器的存储装置。该数据输出缓冲器包括：上拉主驱动器，该上拉主驱动器联接在电源端子和输出端子之间，所述上拉主驱动器被配置为输出高电平的数据；以及下拉主驱动器，该下拉主驱动器联接在所述输出端子和接地端子之间，所述下拉主驱动器被配置为输出低电平的数据，其中，所述上拉主驱动器包括：主上拉晶体管，该主上拉晶体管是第一类型的；以及多个第一微调晶体管，所述多个第一微调晶体管中的每一个是第二类型的。

摘要：数据输出缓冲器。一种数据输出缓冲器包括：上拉预驱动器，所述上拉预驱动器被配置为通过使接收到的数据反转来输出上拉数据，并且输出用于调整所接收到的数据的摆动宽度的向上代码；下拉预驱动器，所述下拉预驱动器被配置为通过使所接收到的数据反转来输出下拉数据，并且输出用于调整所接收到的数据的摆动宽度的向下代码；上拉主驱动器，所述上拉主驱动器被配置为根据所述上拉数据输出具有逻辑高值的第一数据，并且根据所述向上代码调整所述第一数据的摆动宽度；以及下拉主驱动器，所述下拉主驱动器被配置为根据所述下拉数据输出具有逻辑低值的第二数据，并且根据所述向下代码调整所述第二数据的摆动宽度。

摘要：可以提供一种数据输出缓冲器。所述数据输出缓冲器可以包括上拉电路，所述上拉电路被配置为通过上拉驱动输出节点来输出上拉反馈信号。所述数据输出缓冲器可以包括上拉驱动器，所述上拉驱动器被配置为通过驱动上拉信号来输出上拉驱动信号，并且基于上拉反馈信号来选择性地激活上拉驱动信号。所述数据输出缓冲器可以包括下拉电路，所述下拉电路被配置为通过基于下拉驱动信号而下拉驱动输出节点来输出下拉反馈信号。所述数据输出缓冲器可以包括下拉驱动器，所述下拉驱动器被配置为通过驱动下拉信号来输出下拉驱动信号，并且基于下拉反馈信号来选择性地激活下拉驱动信号。

摘要：一种具有数据输出缓冲器的存储装置无误地输出来自存储单元阵列的读出数据，并且在输出该数据上提供充足的时间。一种具有数据输出缓冲器装置的存储装置包括一个用于接收一个外部时脉并且输出一个内部时脉的时脉输入缓冲器装置；以及一个用于将自该时脉输入缓冲器装置输出的内部时脉延迟一段规定的时间的延迟装置，其中该数据输出缓冲器装置的动作是由自该延迟装置输出的延迟后的内部时脉所控制的。