摘要：本发明提供了一种半导体器件及其制造方法，在形成接触孔的过程中，先对第二介质层执行第一刻蚀工艺以暴露出第一介质层，接着对所述第一介质层执行两步刻蚀工艺，包括执行第二刻蚀工艺以去除部分厚度的所述第一介质层以及执行第三刻蚀工艺以扩大所形成的接触孔的底部。由此，特别扩大了所形成的接触孔的底部尺寸，极大地提高了所形成的接触孔的形貌，从而使得形成于所述接触孔中的导电插塞阻值较小和/或提高与源漏结构的接触性能，由此也便提高了整个半导体器件的性能。

摘要：本申请公开了一种半导体器件及其制造方法。其中，该半导体器件包括基底、栅极结构和场板阵列。其中，基底内设置有沟道区、源极区、漏极区、漂移区、第一浅槽隔离结构和第二浅槽隔离结构，源极区位于沟道区内，漏极区和第一浅槽隔离结构位于漂移区内，第一浅槽隔离结构位于漏极区和源极区之间，漂移区位于第二浅槽隔离结构和沟道区之间；栅极结构覆盖于部分源极区、部分沟道区、部分漂移区和部分第一浅槽隔离结构上；场板阵列设置于第一浅槽隔离结构上，场板阵列包括若干等间距分布的场板。本方案可以提高半导体器件的击穿电压。

摘要：本申请公开了一种半导体器件及其制造方法，该半导体器件包括基底、场板和多晶硅层。其中，基底内设置有沟槽栅极；场板设置于基底上，场板包括相对于沟槽栅极对称设置的第一子场板和第二子场板；多晶硅层包括第一子多晶硅层和第二子多晶硅层，第一子多晶硅层和第二子多晶硅层分别设置于第一子场板和第二子场板上。本方案可以有效减小半导体器件的尺寸。

摘要：本申请公开了一种半导体器件及其制造方法，其中，该半导体器件包括基底、金属层和绝缘层。其中，所述金属层设置于所述基底上，所述金属层包括间隔设置的第一子金属层和第二子金属层；所述绝缘层覆盖于所述基底和所述金属层上，所述绝缘层的上表面为水平面，所述绝缘层上具有暴露所述第一子金属层的第一通孔和暴露所述第二子金属层的至少两个第二通孔，所述绝缘层的厚度大于所述第一子金属层的厚度，且大于或等于所述第二子金属层的厚度，所述第二通孔的深度大于或等于0。本方案可以避免在对半导体器件背面进行减薄时，因半导体器件发生较大形变导致破裂的问题。

摘要：本发明提供的半导体结构及其制造方法，由于在以掩膜层为掩膜刻蚀第二金属层时，当形成在第二金属层中的第二开口达到预定深度时，对第二金属层执行去除工艺，以去除至少部分位于第二开口侧壁上的残留物，进而避免最终由第一金属层和第二金属层沟槽的相邻栅线连接，以提升半导体结构性能。

摘要：本发明提供一种半导体器件及其制造方法，所述半导体器件的制造方法包括提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。本发明的技术方案能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。

摘要：本公开实施例提供一种半导体器件及其制造方法、测试方法。所述半导体器件包括位于半导体层上的器件区和位于所述器件区外围的切割道区；其中，所述切割道区内设有半导体测试结构；所述半导体测试结构包括位于所述半导体层上的堆叠结构和贯穿所述堆叠结构的测试孔结构；所述半导体测试结构包括多个测试区，每个所述测试区内的所述测试孔结构的孔径不同。

摘要：一种氮基半导体器件，包括第一氮化物半导体层、第二氮化物半导体层、栅电极介电层、源电极及漏电极、氮化物导电层以及栅电极。第二氮化物半导体层设置在第一氮化物半导体层上，第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙。栅电极介电层设置在第二氮化物半导体层上。源电极及漏电极设置在栅电极介电层上，并穿过栅电极介电层且与第二氮化物半导体层接触。氮化物导电层设置在栅电极介电层上，并接触栅电极介电层，且氮化物导电层位在源电极与漏电极之间。栅电极设置在氮化物导电层上。

摘要：本公开实施例提供一种半导体器件及其制造方法。所述半导体器件包括设于衬底内的源极和漏极；位于所述衬底之上的栅氧层；形成于所述栅氧层之上的栅极，且所述栅极位于所述源极和所述漏极之间；所述栅极包括位于所述栅氧层之上的浮栅和第一控制栅，以及位于所述浮栅和所述第一控制栅上的第二控制栅；其中，所述第一控制栅具有第一阈值电压；所述第二控制栅具有第二阈值电压；所述第一阈值电压和所述第二阈值电压不同；设置在所述浮栅和所述第一控制栅、所述第二控制栅之间的电介质层。

摘要：本发明提供了一种半导体器件及其制造方法，所述半导体器件包括衬底；第一离子掺杂区和第二离子掺杂区，形成于所述衬底中，所述第一离子掺杂区包围所述第二离子掺杂区，所述第一离子掺杂区和所述第二离子掺杂区用于形成光电二极管；至少一个第三离子掺杂区，间隔地形成于所述第一离子掺杂区的拐角外围的衬底中，所述第三离子掺杂区与所述第一离子掺杂区的掺杂类型不同。本发明的技术方案能够有效改善光电二极管在边缘的拐角位置提前击穿的问题，从而提升光电二极管的击穿电压的均一性。

摘要：本发明提供一种半导体结构及制造方法，在被刮伤而具有凹陷结构的介质层上形成氧化层，并使氧化层填充凹陷结构，如此以修复该凹陷结构，避免后续刻蚀该介质层时形成的金属连接孔变形影响金属材质的填充，以避免形成的金属连接结构品质不佳，导致出现短路和电阻增大等问题。

摘要：本公开实施例提供了一种半导体器件及其制造方法，所述半导体器件包括晶体管阵列，所述晶体管阵列包括沿第一方向并列排布的多个晶体管，所述晶体管包括沿第二方向依次设置的漏极、沟道和源极；其中，所述第二方向垂直于所述第一方向；多个第一导电线，每个所述第一导电线沿第三方向延伸，且每个所述第一导电线与一个所述晶体管的漏极耦接；其中，所述第三方向垂直于所述第二方向，所述第三方向与所述第一方向相交；填充层，位于相邻的所述多个晶体管和所述多个第一导电线之间，用于电隔离所述多个晶体管，还用于电隔离所述多个第一导电线；所述填充层内还包括多个空腔，每个所述空腔至少位于相邻的两个所述第一导电线之间。

摘要：本公开实施例涉及半导体领域，提供一种半导体器件及其制造方法，其中半导体器件包括有源柱，有源柱包括沟道区以及分布于沟道区两侧的源漏区；栅极结构，栅极结构至少围绕部分沟道区，沟道区包括外围部和中心部，外围部位于栅极结构与中心部之间，源漏区和外围部均具有第一掺杂类型，中心部具有第二掺杂类型，第一掺杂类型为N型或者P型中的一者，第二掺杂类型为N型或者P型中的另一者。至少可以解决当前无结型场效应晶体管关断困难、关断效果不佳的问题。

摘要：本发明提供了一种半导体器件及其制造方法，先形成第一间隔侧壁，利用第一间隔侧壁的阻挡作用形成邻接所述第一间隔侧壁的第一源漏离子注入区；接着减薄所述第一间隔侧壁以形成第二间隔侧壁，即形成厚度较第一间隔侧壁薄的第二间隔侧壁；利用第二间隔侧壁的阻挡作用形成邻接所述第二间隔侧壁的第二源漏离子注入区，由此，便可以使得第一源漏离子注入区与第一栅极之间的距离与第二源漏离子注入区与第二栅极之间的距离不同，从而便可以在同一半导体衬底上形成性能不同的器件结构。

摘要：本发明提供一种半导体器件及其制造方法，通过形成图形化的第一掩膜层于基底上，图形化的第一掩膜层中形成有暴露基底表面的第一开口；填充第二掩膜层于第一开口中；形成图形化的第三掩膜层于图形化的第一掩膜层和第二掩膜层上，图形化的第三掩膜层中形成有同时暴露出部分图形化的第一掩膜层和部分第二掩膜层的第二开口；刻蚀去除第二开口暴露出的图形化的第一掩膜层或第二掩膜层，以形成暴露基底表面的第三开口；填充第四掩膜层于第三开口中；去除图形化的第一掩膜层和第二掩膜层；以第四掩膜层为掩膜图形化基底形成目标图形。本发明的技术方案使得在光刻机限制的条件下实现具有更小尺寸线宽的目标图形，且目标图形具有很好的线宽均匀性和形貌。

摘要：本发明提供了一种半导体器件及其制造方法，所述半导体器件包括第一半导体器件，包括第一晶圆以及覆盖在第一晶圆表面的第一绝缘介质层，第一绝缘介质层内嵌设有与第一导电结构键合的第一芯片，且在第一绝缘介质层远离第一晶圆的一侧形成有将第一芯片电引出的第一键合结构；第二半导体器件，包括第二晶圆以及覆盖在第二晶圆表面上的第二绝缘介质层，第二绝缘介质层内嵌设有与第二导电结构键合的第二芯片，且在第二绝缘介质层远离第二晶圆的一侧形成有将第二芯片电引出的第二键合结构；第一半导体器件与第二半导体器件键合。本发明的技术方案能够提高系统的集成密度，实现超高集成密度的系统级封装结构。

摘要：提供了一种半导体器件及其制造方法。该制造方法包括提供半导体衬底；在半导体衬底表面形成介质层和位于所述介质层中的至少一个连接通孔，所述至少一个连接通孔中的每一个连接通孔的顶部表面与介质层的顶部表面齐平；图形化介质层，以形成位于介质层中的至少一个凸台，至少一个凸台中的每一个凸台包括至少一个连接通孔中的至少一个；以及形成至少一个覆盖层，至少一个覆盖层中的每一个覆盖层覆盖至少一个连接通孔中的一个连接通孔并且延伸至覆盖该连接通孔所在的凸台的至少一个侧壁。

摘要：公开了具有接触结构的不同配置的半导体器件及其制造方法。该方法包括在衬底上形成第一鳍结构和第二鳍结构，在第一鳍结构和第二鳍结构上分别形成n型源极/漏极(S/D)区域和p型源极/漏极区域，在n型S/D区域和p型S/D区域上分别形成第一氧化停止层和第二氧化停止层，在第一氧化停止层和第二氧化停止层上分别外延生长第一半导体层和第二半导体层，将第一半导体层和第二半导体层分别转化为第一半导体氧化物层和第二半导体氧化物层，在p型S/D区域上形成第一硅锗化物层，以及在第一硅锗化物层和n型S/D区域上形成第二硅锗化物层。

摘要：本申请提供半导体器件及其制造方法，半导体器件的制造方法包括在衬底上形成堆叠层；在堆叠层上形成顶层牺牲层；形成贯穿顶层牺牲层、堆叠层并延伸至衬底的沟道孔；在沟道孔内壁上形成初始电荷存储层及沟道层；从初始电荷存储层的远离衬底的一侧刻蚀去除部分初始电荷存储层，以形成电荷存储层以及位于电荷存储层远离衬底的一侧的间隙，其中，电荷存储层的远离衬底的一侧低于顶层牺牲层的靠近衬底的一侧；以及在至少部分所述间隙中形成介电层。本申请提供的半导体器件及其制造方法，通过去除初始电荷存储层的位于顶层牺牲层与沟道层之间的部分，并填充介电层，可使得顶部选择栅极具有稳定的阈值电压。

摘要：根据本申请的实施例，提供了用于制造半导体器件的方法，包括形成第一半导体鳍、第二半导体鳍、以及在第一和第二半导体鳍之间的混合鳍；凹进蚀刻第一半导体鳍和混合鳍，同时第二半导体鳍被第一掩模覆盖；形成连接到第一半导体鳍的第一外延源极/漏极部件，用n型掺杂剂掺杂第一外延源极/漏极部件；凹进蚀刻第二半导体鳍，其中混合鳍和第一半导体鳍被第二掩模覆盖；形成连接到第二半导体鳍的第二外延源极/漏极部件，用p型掺杂剂掺杂第二外延源极/漏极部件。根据本申请的其他实施例，还提供了半导体器件。