路标网共为您找到相关结果34个
制造半导体结构的方法及半导体结构
发明专利有效专利摘要:一种制造半导体结构的方法包括在第一介电材料中形成第一开口;在第一开口中形成第一阻挡层;在第一阻挡层上形成包括铜和锰的第一晶种材料,其中第一晶种材料的锰在0.10at%至0.40at%的范围内;在第一晶种材料上形成第一导电材料;以及将第一晶种材料的至少一些锰移动到第一晶种材料与第一阻挡层之间的界面附近的位置。还提供另一种制造半导体结构的方法及一种半导体结构。该方法通过在第一阻挡层上形成包括铜和锰的第一晶种材料,以及将第一晶种材料的至少一些锰移动到第一晶种材料与第一阻挡层之间的界面附近的位置,以显著改善半导体结构的寿命。
制造半导体结构的方法
发明专利有效专利摘要:本发明涉及一种用于制造半导体结构的方法,该方法包括提供基材,其包含半导体层并具有包含特征图案的主表面,该特征包含第一金属,具有与主表面共面的顶表面,被包含与第一金属不同的第二金属的层包嵌在第一沟槽中,并且至少部分地被填充材料分离,其中,包含第二金属的层和填充材料具有与特征的顶表面共面的顶表面;对所述特征进行选择性地部分地蚀刻,从而形成凹陷特征图案;通过将基材暴露于第一环境,从而使得凹陷特征至少上部受到改性,使得凹陷特征对于蚀刻剂的抗蚀刻性与包含第二金属的层相比提高;用蚀刻剂对包含第二金属的层进行部分蚀刻,从而形成凹陷层,使得该层仍然保留在填充材料与凹陷特征的图案之间;将基材暴露于第二环境,使得凹陷特征的改性至少部分地反转。
制造半导体结构的方法
发明专利有效专利摘要:本发明公开了一种制造半导体结构的方法,包含以下操作。提供沿第一方向延伸的基板。形成横跨基板的沟槽以定义第一主动区及第二主动区。在沟槽中形成底部隔离结构,其中底部隔离结构暴露基板的侧壁的一部分。氧化基板暴露的侧壁以在底部隔离结构上形成顶部隔离结构,其中顶部隔离结构延伸到基板中。形成嵌入顶部隔离结构的导电结构。分别在第一主动区及第二主动区中形成第一晶体管及第二晶体管。本发明的方法可以减少具有反熔丝结构和晶体管的半导体结构的尺寸,从而实现高装置密度。
一种制造半导体结构的方法及半导体结构
发明专利有效专利摘要:本发明实施例提供的一种制造半导体结构的方法及半导体结构,其中的半导体结构,包括半导体衬底;多晶硅层,位于半导体衬底上;阻挡层,位于多晶硅层上,阻挡层包含导电氧化物层;金属层,形成在阻挡层上。本发明实施例中的阻挡层包含导电氧化物层,该导电氧化物层在工艺加工过程中具有较高的热稳定性和可靠性,易于成膜,并且在成型过程中不需要进行额外的电阻率控制;因此,可解决半导体器件中的金属线结构在制造过程中存在不易成膜或热稳定性差的问题,使得该半导体结构构成的金属线能够较大的改善半导体器件性能的稳定性和可靠性。
制造半导体结构的方法
发明专利有效专利摘要:本发明公开了一种制造半导体结构的方法,包括在基底上形成第一介电层;在所述第一介电层上形成第二介电层;使用光罩以施加光阻,从而覆盖所述第二介电层的第一部分;移除所述第二介电层的第二部分,且保留所述第二介电层的所述第一部分;及移除所述光阻。在第一区域中,所述第二介电层的所述第一部分覆盖所述第一介电层的第一部分。在第二区域中,所述第二介电层的所述第二部分覆盖所述第一介电层的第二部分。所述第一区域对应于存储器装置,且所述第二区域对应于逻辑装置。
制造半导体结构的方法及半导体结构
发明专利有效专利摘要:本发明公开了一种制造半导体结构的方法及半导体结构,制造半导体结构的方法包括:接收基板,其具有主动区及邻近主动区的非主动区;在基板的非主动区上形成蚀刻停止层,其中蚀刻停止层是无氧化物的;在蚀刻停止层上形成隔离物;去除主动区的一部分及隔离物的一部分,以分别在主动区内形成第一沟渠及在蚀刻停止层上方形成第二沟渠,其中第二沟渠下方的蚀刻停止层的厚度大于第一沟渠与第二沟渠之间的深度差;在第一沟渠内形成介电层;及在第一沟渠内的介电层上方及第二沟渠内填充导电材料,以分别形成埋入式栅极及字线。本发明的制造半导体结构的方法,可有效解决公知技术中因字线引起的干扰问题。
制造半导体结构的方法
发明专利有效专利摘要:本发明实施例涉及制造半导体结构的方法。本发明实施例提供一种方法,所述方法包含:提供第一板,其包含第一表面、与所述第一表面相对的第二表面及从所述第一表面朝向所述第二表面凹进的第一凹槽;提供半导体结构,其包含第三表面、与所述第三表面相对的第四表面及在所述第三表面与所述第四表面之间延伸的第一侧壁;将所述半导体结构放置在所述第一板上方;及将底涂材料安置在所述半导体结构的所述第三表面上方,其中在所述底涂材料的所述安置之后所述半导体结构的所述第四表面的外围部分与所述第一板的所述第一表面接触。
制造半导体结构的方法
发明专利有效专利摘要:本发明公开了一种制造半导体结构的方法,包括在基板上形成前驱结构。前驱结构依序在基板上包括第一导电结构、第一间隔物层和间隔氧化物层。间隔氧化物层暴露第一间隔物层的顶表面。随后使间隔氧化物层凹陷。形成第二间隔物层以覆盖间隔氧化物层和第一间隔物层。随后蚀刻第二间隔物层的一部分和间隔氧化物层的一部分以暴露第一间隔物层的横向部分。蚀刻剩余的间隔氧化物层以在第一间隔物层与第二间隔物层之间形成气隙。在第一间隔物层的横向部分上形成第三间隔物层以密封气隙。本发明的半导体结构可以减小相邻的导电结构之间的寄生电容。
制造半导体结构的方法
发明专利有效专利摘要:本发明实施例提供制造半导体结构的方法。所述方法的一者包括:接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底,其中所述第一晶体管及所述第二晶体管具有不同导电类型;对所述第一导电区域及所述第二导电区域执行非晶化;在所述第一晶体管的所述第一导电区域上执行植入;使接触材料层形成于所述第一导电区域及所述第二导电区域上;对所述第一导电区域及所述第二导电区域执行热退火;及对所述第一导电区域及所述第二导电区域执行激光退火。
分析制造半导体结构的方法
发明专利有效专利摘要:本发明实施例是关于分析制造半导体结构的方法,所述方法包含:设置半导体结构;设置安置于所述半导体结构周围的相机;在所述半导体结构上方安置液体物质;去除所述半导体结构的一部分;从所述半导体结构去除所述液体物质;由所述相机俘获所述半导体结构的多个第一图像;分析所述多个第一图像;基于所述多个第一图像的所述分析识别所述半导体结构的安置所述液体物质的残余物的区;及基于所述半导体结构的所述区的所述识别执行响应。
制造半导体结构的方法
发明专利无效专利摘要:本发明实施例涉及一种制造半导体结构的方法,其包含将衬底从第一加载锁腔室加载到第一处理腔室中;在所述第一处理腔室中在所述衬底上方安置导电层;将所述衬底从所述第一处理腔室加载到所述第一加载锁腔室中;将所述衬底从所述第一加载锁腔室加载到封壳中,所述封壳填充有惰性气体且安置于所述第一加载锁腔室与第二加载锁腔室之间;将所述衬底从所述封壳加载到所述第二加载锁腔室中;将所述衬底从所述第二加载锁腔室加载到第二处理腔室中;在所述第二处理腔室中在所述导电层上方安置导电部件;将所述衬底从所述第二处理腔室加载到所述第二加载锁腔室中;以及将所述衬底从所述第二加载锁腔室加载到第二加载端口中。
制造半导体结构的方法和设备
发明专利有效专利摘要:本发明实施例涉及制造半导体结构的方法和设备。根据本发明的一些实施例,提供一种用于制造半导体结构的方法。所述方法包含以下操作。将第一半导体衬底设置于自旋夹盘上。获得所述第一半导体衬底附近的第一湿度因数。将抗蚀剂材料施配于所述第一半导体衬底上。使所述自旋夹盘以第一速度旋转。所述第一速度基于所述第一湿度因数而确定。
制造半导体结构的方法
发明专利无效专利摘要:一种制造半导体结构的方法,包含形成半导体层,其中半导体层包含源极/漏极区域。在半导体层上共形地选择性地生长第一磊晶层,在第一磊晶层上方形成第二磊晶层,以及在第二磊晶层上形成接触层,其中第一磊晶层、第二磊晶层和接触层定义用于源极/漏极区域的接触结构。
制造半导体结构的方法
发明专利有效专利摘要:提供了包括以下步骤的制造半导体结构的方法。在半导体衬底上形成掩模层。各向异性地蚀刻由掩模层露出的半导体衬底,直至在半导体衬底中形成腔体,其中,各向异性地蚀刻由掩模层露出的半导体衬底包括实施多个第一循环以及在实施第一循环之后实施多个第二循环,第一和第二循环中的每个循环分别包括实施钝化步骤以及在实施钝化步骤之后实施蚀刻步骤。在第一循环期间,蚀刻步骤与钝化步骤的第一持续时间比率是可变的并且逐步增加。在第二循环期间,蚀刻步骤与钝化步骤的第二持续时间比率是恒定的,并且第一持续时间比率小于第二持续时间比率。本发明实施例涉及制造半导体结构的方法。
制造半导体结构的方法
发明专利无效专利摘要:本公开实施例提供制造半导体结构的方法。此方法提供一基底。根据第一层掩模执行第一光刻,以在基底上方的一层的第一区域上形成具有第一间距的多个第一光子晶体。根据第二层掩模执行第二光刻,以在该层的第二区域上形成具有第二间距的多个第二光子晶体。提供光照射第一光子晶体和第二光子晶体。接收由第一光子晶体和第二光子晶体所反射或是穿透过第一光子晶体和第二光子晶体的光。分析所接收的光,以检测对应于第一层掩模的第一光子晶体和对应于第二层掩模的第二光子晶体之间的重叠位移。
制造半导体结构的方法
发明专利有效专利摘要:本发明公开了一种制造半导体结构的方法,包含下述步骤。在基板之上形成底部硬遮罩层。在底部硬遮罩层之上形成图案化中间硬遮罩层,且图案化中间硬遮罩层具有多个开口暴露出底部硬遮罩层的一部分。蚀刻底部硬遮罩层暴露的部分以及在底部硬遮罩层暴露的部分之下的一部分基板,以形成图案化底部硬遮罩层及具有多个沟槽的纹理化基板。之后对具有沟槽的纹理化基板进行蒸气处理。形成隔离氧化层以填充沟槽。此方法可以防止基板的高地部分倒塌。
制造半导体结构的方法
发明专利无效专利摘要:一种制造半导体结构的方法包含分别在半导体基板的第一和第二区域提供金属栅极结构,利用两步骤的蚀刻制程同时裁切金属栅极结构以分别在第一和第二区域内形成第一和第二沟槽,以及利用绝缘材料填充每一沟槽以形成第一和第二栅极隔离结构。两步骤的蚀刻制程的每一步骤使用不同的蚀刻化学品和条件。第一区域和第二区域内的金属栅极结构具有不同的栅极长度和栅极电极组成。
制造半导体结构的方法
发明专利有效专利摘要:本发明实施例是关于一种制造半导体结构的方法,其包含提供包含多个第一晶片的第一批次及包含多个第二晶片的第二批次;导出用于处理所述第一批次的第一处理时间;导出用于处理所述第二批次的第二处理时间;导出所述第一处理时间与所述第二处理时间之间的处理时间差;在掩模台上装载第一掩模;在晶片台上处理所述第一批次;从所述掩模台移除所述第一掩模;在所述掩模台上装载第二掩模;及在所述晶片台上处理所述第二批次,其中完成所述第一批次的所述处理与开始所述第二批次的所述处理之间的时间间隔基本上大于或等于所述处理时间差。
制造半导体结构的方法
发明专利有效专利摘要:一种制造半导体结构的方法,包含沉积介电层于栅极堆叠上,移除一部分的栅极堆叠以于介电层中形成沟槽,沉积绝缘层于沟槽内,沉积粘着层于绝缘层上,以及于粘着层上执行含氢等离子处理。
制造半导体结构的方法
发明专利有效专利摘要:本揭露内容描述了使用光阻剂交联制程和光阻剂去交联制程制造半导体结构的方法。在制造制程期间,使用交联底层,并且在去除底层之前,光阻剂去交联制程去交联交联底层。光阻剂去交联制程和交联底层的使用的合并提供了用以制造半导体结构的具有成本效益和低缺陷程度的解决方案。
*来源于国家知识产权局数据,仅供参考,专利服务由北京酷爱智慧知识产权代理公司提供