摘要：本发明属于电子技术领域，具体为一种超大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入，在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始，对所有结点利用二叉树变换操作做出局部调整，向上进行到根结点后完成。优化过程迭代进行，直到费用不能再进一步减小为止。本发明方法通用性强，效率高，费用减小比率达6-10%，能够高效处理超大规模集成电路的时钟布线问题；另外，还具有良好的可扩展性，可与其他优化策略结合，力求获得最优解。

摘要：本发明属于电子技术领域，具体为一种大规模集成电路中的时钟分布电路的拓扑结构优化方法。该方法可以任何其他方法产生的拓扑关系作为输入，在时钟树构造过程中通过对其拓扑结构进行局部修正以优化费用。每次优化过程从时钟树的叶结点开始，对所有结点利用二叉树变换操作做出局部调整，向上进行到根结点后完成。优化过程迭代进行，直到费用不能再进一步减小为止。本发明方法通用性强，效率高，费用减小比率达6－10％，能够高效处理超大规模集成电路的时钟布线问题；另外，还具有良好的可扩展性，可与其他优化策略结合，力求获得最优解。