一种基于围长约束与EMD的低错误平层LDPC码构造方法

专利类型:
发明专利(1)
专利有效性:
有效专利(1)
法律状态:
实质审查(1)
高级筛选:

路标网共为您找到相关结果1

公开(公告)时间
申请时间

一种基于围长约束与EMD的低错误平层LDPC码构造方法

发明专利有效专利
  • 申请号:CN201910020989.5
  • 申请人:重庆邮电大学
  • 申请日:2019-01-09
  • 主分类号:H03M13/11
  • 公开(公告)日:2019-05-14
  • 公开/公告号:CN109756233A
委托购买

摘要:本发明涉及一种基于围长约束与EMD的低错误平层LDPC码构造方法,该方法针对LDPC码在高信噪比区域易出现错误平层现象,利用围长约束和EMD提升环的连通性,降低陷阱集出现的概率,最终达到降低错误平层的目的。其方法过程为:首先以PEG算法为基础,通过围长约束并设定变量节点EMD阈值逐列构造得到初始矩阵,然后新增一个校验节点,进一步提升环的连通性得到最终的校验矩阵。仿真结果表明,所构造的码率为0.5的PGAE‑LDPC(3024,1512)码与同码长码率的两种LDPC码型相比,其纠错性能更为优越,且该码型在信噪比2.2dB以后并未出现明显的错误平层。因而该方案能满足通信系统中低错误平层的要求。

著录信息权利要求说明书PDF全文法律状态引证文献
  • 1
前往
没找到想要的结果?为您推荐专业专利顾问检索  一种基于围长约束与EMD的低错误平层LDPC码构造方法 专利,更快更准确
免费
我想查:已帮助11142344位用户进行查询

在售专利  早买早用

热售中更多>

*来源于国家知识产权局数据,仅供参考,专利服务由北京酷爱智慧知识产权代理公司提供